/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|* From: ARM.td                                                               *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// getMnemonic - This method is automatically generated by tablegen
/// from the instruction set description.
std::pair<const char *, uint64_t>
ARMInstPrinter::getMnemonic(const MCInst &MI) const {

#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "vcx1\t\000"
  /* 6 */ "vld20.32\t\000"
  /* 16 */ "vst20.32\t\000"
  /* 26 */ "vld40.32\t\000"
  /* 36 */ "vst40.32\t\000"
  /* 46 */ "sha1su0.32\t\000"
  /* 58 */ "sha256su0.32\t\000"
  /* 72 */ "vld21.32\t\000"
  /* 82 */ "vst21.32\t\000"
  /* 92 */ "vld41.32\t\000"
  /* 102 */ "vst41.32\t\000"
  /* 112 */ "sha1su1.32\t\000"
  /* 124 */ "sha256su1.32\t\000"
  /* 138 */ "vld42.32\t\000"
  /* 148 */ "vst42.32\t\000"
  /* 158 */ "sha256h2.32\t\000"
  /* 171 */ "vld43.32\t\000"
  /* 181 */ "vst43.32\t\000"
  /* 191 */ "sha1c.32\t\000"
  /* 201 */ "sha1h.32\t\000"
  /* 211 */ "sha256h.32\t\000"
  /* 223 */ "sha1m.32\t\000"
  /* 233 */ "sha1p.32\t\000"
  /* 243 */ "dlstp.32\t\000"
  /* 253 */ "wlstp.32\t\000"
  /* 263 */ "vcvta.s32.f32\t\000"
  /* 278 */ "vcvtm.s32.f32\t\000"
  /* 293 */ "vcvtn.s32.f32\t\000"
  /* 308 */ "vcvtp.s32.f32\t\000"
  /* 323 */ "vcvta.u32.f32\t\000"
  /* 338 */ "vcvtm.u32.f32\t\000"
  /* 353 */ "vcvtn.u32.f32\t\000"
  /* 368 */ "vcvtp.u32.f32\t\000"
  /* 383 */ "vcmla.f32\t\000"
  /* 394 */ "vrinta.f32\t\000"
  /* 406 */ "vcadd.f32\t\000"
  /* 417 */ "vselge.f32\t\000"
  /* 429 */ "vminnm.f32\t\000"
  /* 441 */ "vmaxnm.f32\t\000"
  /* 453 */ "vrintm.f32\t\000"
  /* 465 */ "vrintn.f32\t\000"
  /* 477 */ "vrintp.f32\t\000"
  /* 489 */ "vseleq.f32\t\000"
  /* 501 */ "vselvs.f32\t\000"
  /* 513 */ "vselgt.f32\t\000"
  /* 525 */ "vrintx.f32\t\000"
  /* 537 */ "vrintz.f32\t\000"
  /* 549 */ "ldc2\t\000"
  /* 555 */ "mrc2\t\000"
  /* 561 */ "mrrc2\t\000"
  /* 568 */ "stc2\t\000"
  /* 574 */ "cdp2\t\000"
  /* 580 */ "mcr2\t\000"
  /* 586 */ "mcrr2\t\000"
  /* 593 */ "vcx2\t\000"
  /* 599 */ "vcx3\t\000"
  /* 605 */ "dlstp.64\t\000"
  /* 615 */ "wlstp.64\t\000"
  /* 625 */ "vcvta.s32.f64\t\000"
  /* 640 */ "vcvtm.s32.f64\t\000"
  /* 655 */ "vcvtn.s32.f64\t\000"
  /* 670 */ "vcvtp.s32.f64\t\000"
  /* 685 */ "vcvta.u32.f64\t\000"
  /* 700 */ "vcvtm.u32.f64\t\000"
  /* 715 */ "vcvtn.u32.f64\t\000"
  /* 730 */ "vcvtp.u32.f64\t\000"
  /* 745 */ "vrinta.f64\t\000"
  /* 757 */ "vselge.f64\t\000"
  /* 769 */ "vminnm.f64\t\000"
  /* 781 */ "vmaxnm.f64\t\000"
  /* 793 */ "vrintm.f64\t\000"
  /* 805 */ "vrintn.f64\t\000"
  /* 817 */ "vrintp.f64\t\000"
  /* 829 */ "vseleq.f64\t\000"
  /* 841 */ "vselvs.f64\t\000"
  /* 853 */ "vselgt.f64\t\000"
  /* 865 */ "vmull.p64\t\000"
  /* 876 */ "vld20.16\t\000"
  /* 886 */ "vst20.16\t\000"
  /* 896 */ "vld40.16\t\000"
  /* 906 */ "vst40.16\t\000"
  /* 916 */ "vld21.16\t\000"
  /* 926 */ "vst21.16\t\000"
  /* 936 */ "vld41.16\t\000"
  /* 946 */ "vst41.16\t\000"
  /* 956 */ "vld42.16\t\000"
  /* 966 */ "vst42.16\t\000"
  /* 976 */ "vld43.16\t\000"
  /* 986 */ "vst43.16\t\000"
  /* 996 */ "dlstp.16\t\000"
  /* 1006 */ "wlstp.16\t\000"
  /* 1016 */ "vcvta.s32.f16\t\000"
  /* 1031 */ "vcvtm.s32.f16\t\000"
  /* 1046 */ "vcvtn.s32.f16\t\000"
  /* 1061 */ "vcvtp.s32.f16\t\000"
  /* 1076 */ "vcvta.u32.f16\t\000"
  /* 1091 */ "vcvtm.u32.f16\t\000"
  /* 1106 */ "vcvtn.u32.f16\t\000"
  /* 1121 */ "vcvtp.u32.f16\t\000"
  /* 1136 */ "vcvta.s16.f16\t\000"
  /* 1151 */ "vcvtm.s16.f16\t\000"
  /* 1166 */ "vcvtn.s16.f16\t\000"
  /* 1181 */ "vcvtp.s16.f16\t\000"
  /* 1196 */ "vcvta.u16.f16\t\000"
  /* 1211 */ "vcvtm.u16.f16\t\000"
  /* 1226 */ "vcvtn.u16.f16\t\000"
  /* 1241 */ "vcvtp.u16.f16\t\000"
  /* 1256 */ "vcmla.f16\t\000"
  /* 1267 */ "vrinta.f16\t\000"
  /* 1279 */ "vcadd.f16\t\000"
  /* 1290 */ "vselge.f16\t\000"
  /* 1302 */ "vfmal.f16\t\000"
  /* 1313 */ "vfmsl.f16\t\000"
  /* 1324 */ "vminnm.f16\t\000"
  /* 1336 */ "vmaxnm.f16\t\000"
  /* 1348 */ "vrintm.f16\t\000"
  /* 1360 */ "vrintn.f16\t\000"
  /* 1372 */ "vrintp.f16\t\000"
  /* 1384 */ "vseleq.f16\t\000"
  /* 1396 */ "vins.f16\t\000"
  /* 1406 */ "vselvs.f16\t\000"
  /* 1418 */ "vselgt.f16\t\000"
  /* 1430 */ "vrintx.f16\t\000"
  /* 1442 */ "vmovx.f16\t\000"
  /* 1453 */ "vrintz.f16\t\000"
  /* 1465 */ "vmmla.bf16\t\000"
  /* 1477 */ "vfmab.bf16\t\000"
  /* 1489 */ "vfmat.bf16\t\000"
  /* 1501 */ "vdot.bf16\t\000"
  /* 1512 */ "vld20.8\t\000"
  /* 1521 */ "vst20.8\t\000"
  /* 1530 */ "vld40.8\t\000"
  /* 1539 */ "vst40.8\t\000"
  /* 1548 */ "vld21.8\t\000"
  /* 1557 */ "vst21.8\t\000"
  /* 1566 */ "vld41.8\t\000"
  /* 1575 */ "vst41.8\t\000"
  /* 1584 */ "vld42.8\t\000"
  /* 1593 */ "vst42.8\t\000"
  /* 1602 */ "vld43.8\t\000"
  /* 1611 */ "vst43.8\t\000"
  /* 1620 */ "aesimc.8\t\000"
  /* 1630 */ "aesmc.8\t\000"
  /* 1639 */ "aesd.8\t\000"
  /* 1647 */ "aese.8\t\000"
  /* 1655 */ "dlstp.8\t\000"
  /* 1664 */ "wlstp.8\t\000"
  /* 1673 */ "vusmmla.s8\t\000"
  /* 1685 */ "vsmmla.s8\t\000"
  /* 1696 */ "vusdot.s8\t\000"
  /* 1707 */ "vsdot.s8\t\000"
  /* 1717 */ "vummla.u8\t\000"
  /* 1728 */ "vsudot.u8\t\000"
  /* 1739 */ "vudot.u8\t\000"
  /* 1749 */ "vcx1a\t\000"
  /* 1756 */ "vcx2a\t\000"
  /* 1763 */ "vcx3a\t\000"
  /* 1770 */ "rfeda\t\000"
  /* 1777 */ "rfeia\t\000"
  /* 1784 */ "crc32b\t\000"
  /* 1792 */ "crc32cb\t\000"
  /* 1801 */ "rfedb\t\000"
  /* 1808 */ "rfeib\t\000"
  /* 1815 */ "dmb\t\000"
  /* 1820 */ "dsb\t\000"
  /* 1825 */ "isb\t\000"
  /* 1830 */ "tsb\t\000"
  /* 1835 */ "csinc\t\000"
  /* 1842 */ "hvc\t\000"
  /* 1847 */ "cx1d\t\000"
  /* 1853 */ "cx2d\t\000"
  /* 1859 */ "cx3d\t\000"
  /* 1865 */ "pld\t\000"
  /* 1870 */ "setend\t\000"
  /* 1878 */ "le\t\000"
  /* 1882 */ "udf\t\000"
  /* 1887 */ "csneg\t\000"
  /* 1894 */ "crc32h\t\000"
  /* 1902 */ "crc32ch\t\000"
  /* 1911 */ "pli\t\000"
  /* 1916 */ "bti\t\000"
  /* 1921 */ "ldc2l\t\000"
  /* 1928 */ "stc2l\t\000"
  /* 1935 */ "bl\t\000"
  /* 1939 */ "bfcsel\t\000"
  /* 1947 */ "setpan\t\000"
  /* 1955 */ "letp\t\000"
  /* 1961 */ "dls\t\000"
  /* 1966 */ "wls\t\000"
  /* 1971 */ "cps\t\000"
  /* 1976 */ "movs\t\000"
  /* 1982 */ "hlt\t\000"
  /* 1987 */ "bkpt\t\000"
  /* 1993 */ "csinv\t\000"
  /* 2000 */ "hvc.w\t\000"
  /* 2007 */ "udf.w\t\000"
  /* 2014 */ "crc32w\t\000"
  /* 2022 */ "crc32cw\t\000"
  /* 2031 */ "pldw\t\000"
  /* 2037 */ "bx\t\000"
  /* 2041 */ "blx\t\000"
  /* 2046 */ "cbz\t\000"
  /* 2051 */ "cbnz\t\000"
  /* 2057 */ "srsda\tsp!, \000"
  /* 2069 */ "srsia\tsp!, \000"
  /* 2081 */ "srsdb\tsp!, \000"
  /* 2093 */ "srsib\tsp!, \000"
  /* 2105 */ "srsda\tsp, \000"
  /* 2116 */ "srsia\tsp, \000"
  /* 2127 */ "srsdb\tsp, \000"
  /* 2138 */ "srsib\tsp, \000"
  /* 2149 */ "# XRay Function Patchable RET.\000"
  /* 2180 */ "# XRay Typed Event Log.\000"
  /* 2204 */ "# XRay Custom Event Log.\000"
  /* 2229 */ "# XRay Function Enter.\000"
  /* 2252 */ "# XRay Tail Call Exit.\000"
  /* 2275 */ "# XRay Function Exit.\000"
  /* 2297 */ "__brkdiv0\000"
  /* 2307 */ "vld1\000"
  /* 2312 */ "dcps1\000"
  /* 2318 */ "vst1\000"
  /* 2323 */ "vcx1\000"
  /* 2328 */ "vrev32\000"
  /* 2335 */ "ldc2\000"
  /* 2340 */ "mrc2\000"
  /* 2345 */ "mrrc2\000"
  /* 2351 */ "stc2\000"
  /* 2356 */ "vld2\000"
  /* 2361 */ "cdp2\000"
  /* 2366 */ "mcr2\000"
  /* 2371 */ "mcrr2\000"
  /* 2377 */ "dcps2\000"
  /* 2383 */ "vst2\000"
  /* 2388 */ "vcx2\000"
  /* 2393 */ "vld3\000"
  /* 2398 */ "dcps3\000"
  /* 2404 */ "vst3\000"
  /* 2409 */ "vcx3\000"
  /* 2414 */ "vrev64\000"
  /* 2421 */ "vld4\000"
  /* 2426 */ "vst4\000"
  /* 2431 */ "sxtab16\000"
  /* 2439 */ "uxtab16\000"
  /* 2447 */ "sxtb16\000"
  /* 2454 */ "uxtb16\000"
  /* 2461 */ "shsub16\000"
  /* 2469 */ "uhsub16\000"
  /* 2477 */ "uqsub16\000"
  /* 2485 */ "ssub16\000"
  /* 2492 */ "usub16\000"
  /* 2499 */ "shadd16\000"
  /* 2507 */ "uhadd16\000"
  /* 2515 */ "uqadd16\000"
  /* 2523 */ "sadd16\000"
  /* 2530 */ "uadd16\000"
  /* 2537 */ "ssat16\000"
  /* 2544 */ "usat16\000"
  /* 2551 */ "vrev16\000"
  /* 2558 */ "usada8\000"
  /* 2565 */ "shsub8\000"
  /* 2572 */ "uhsub8\000"
  /* 2579 */ "uqsub8\000"
  /* 2586 */ "ssub8\000"
  /* 2592 */ "usub8\000"
  /* 2598 */ "usad8\000"
  /* 2604 */ "shadd8\000"
  /* 2611 */ "uhadd8\000"
  /* 2618 */ "uqadd8\000"
  /* 2625 */ "sadd8\000"
  /* 2631 */ "uadd8\000"
  /* 2637 */ "LIFETIME_END\000"
  /* 2650 */ "PSEUDO_PROBE\000"
  /* 2663 */ "BUNDLE\000"
  /* 2670 */ "FAKE_USE\000"
  /* 2679 */ "DBG_VALUE\000"
  /* 2689 */ "DBG_INSTR_REF\000"
  /* 2703 */ "DBG_PHI\000"
  /* 2711 */ "DBG_LABEL\000"
  /* 2721 */ "LIFETIME_START\000"
  /* 2736 */ "DBG_VALUE_LIST\000"
  /* 2751 */ "vcx1a\000"
  /* 2757 */ "vcx2a\000"
  /* 2763 */ "vcx3a\000"
  /* 2769 */ "vaba\000"
  /* 2774 */ "cx1da\000"
  /* 2780 */ "cx2da\000"
  /* 2786 */ "cx3da\000"
  /* 2792 */ "lda\000"
  /* 2796 */ "ldmda\000"
  /* 2802 */ "stmda\000"
  /* 2808 */ "vrmlaldavha\000"
  /* 2820 */ "vrmlsldavha\000"
  /* 2832 */ "rfeia\000"
  /* 2838 */ "vldmia\000"
  /* 2845 */ "vstmia\000"
  /* 2852 */ "srsia\000"
  /* 2858 */ "vcmla\000"
  /* 2864 */ "smmla\000"
  /* 2870 */ "vnmla\000"
  /* 2876 */ "vmla\000"
  /* 2881 */ "vfma\000"
  /* 2886 */ "vfnma\000"
  /* 2892 */ "vminnma\000"
  /* 2900 */ "vmaxnma\000"
  /* 2908 */ "vmina\000"
  /* 2914 */ "vrsra\000"
  /* 2920 */ "vsra\000"
  /* 2925 */ "vrinta\000"
  /* 2932 */ "tta\000"
  /* 2936 */ "vcvta\000"
  /* 2942 */ "vmladava\000"
  /* 2951 */ "vmlaldava\000"
  /* 2961 */ "vmlsldava\000"
  /* 2971 */ "vmlsdava\000"
  /* 2980 */ "vaddva\000"
  /* 2987 */ "vaddlva\000"
  /* 2995 */ "vmaxa\000"
  /* 3001 */ "ldab\000"
  /* 3006 */ "sxtab\000"
  /* 3012 */ "uxtab\000"
  /* 3018 */ "smlabb\000"
  /* 3025 */ "smlalbb\000"
  /* 3033 */ "smulbb\000"
  /* 3040 */ "tbb\000"
  /* 3044 */ "rfedb\000"
  /* 3050 */ "vldmdb\000"
  /* 3057 */ "vstmdb\000"
  /* 3064 */ "srsdb\000"
  /* 3070 */ "ldmib\000"
  /* 3076 */ "stmib\000"
  /* 3082 */ "vshllb\000"
  /* 3089 */ "vqdmullb\000"
  /* 3098 */ "vmullb\000"
  /* 3105 */ "stlb\000"
  /* 3110 */ "vmovlb\000"
  /* 3117 */ "dmb\000"
  /* 3121 */ "vqshrnb\000"
  /* 3129 */ "vqrshrnb\000"
  /* 3138 */ "vrshrnb\000"
  /* 3146 */ "vshrnb\000"
  /* 3153 */ "vqshrunb\000"
  /* 3162 */ "vqrshrunb\000"
  /* 3172 */ "vqmovunb\000"
  /* 3181 */ "vqmovnb\000"
  /* 3189 */ "vmovnb\000"
  /* 3196 */ "swpb\000"
  /* 3201 */ "vldrb\000"
  /* 3207 */ "vstrb\000"
  /* 3213 */ "dsb\000"
  /* 3217 */ "isb\000"
  /* 3221 */ "ldrsb\000"
  /* 3227 */ "tsb\000"
  /* 3231 */ "smlatb\000"
  /* 3238 */ "pkhtb\000"
  /* 3244 */ "smlaltb\000"
  /* 3252 */ "smultb\000"
  /* 3259 */ "vcvtb\000"
  /* 3265 */ "sxtb\000"
  /* 3270 */ "uxtb\000"
  /* 3275 */ "qdsub\000"
  /* 3281 */ "vhsub\000"
  /* 3287 */ "vqsub\000"
  /* 3293 */ "vsub\000"
  /* 3298 */ "smlawb\000"
  /* 3305 */ "smulwb\000"
  /* 3312 */ "ldaexb\000"
  /* 3319 */ "stlexb\000"
  /* 3326 */ "ldrexb\000"
  /* 3333 */ "strexb\000"
  /* 3340 */ "vsbc\000"
  /* 3345 */ "vadc\000"
  /* 3350 */ "ldc\000"
  /* 3354 */ "bfc\000"
  /* 3358 */ "vbic\000"
  /* 3363 */ "vshlc\000"
  /* 3369 */ "smc\000"
  /* 3373 */ "mrc\000"
  /* 3377 */ "mrrc\000"
  /* 3382 */ "rsc\000"
  /* 3386 */ "stc\000"
  /* 3390 */ "svc\000"
  /* 3394 */ "smlad\000"
  /* 3400 */ "smuad\000"
  /* 3406 */ "vabd\000"
  /* 3411 */ "vhcadd\000"
  /* 3418 */ "vcadd\000"
  /* 3424 */ "qdadd\000"
  /* 3430 */ "vrhadd\000"
  /* 3437 */ "vhadd\000"
  /* 3443 */ "vpadd\000"
  /* 3449 */ "vqadd\000"
  /* 3455 */ "vadd\000"
  /* 3460 */ "smlald\000"
  /* 3467 */ "pld\000"
  /* 3471 */ "smlsld\000"
  /* 3478 */ "vand\000"
  /* 3483 */ "vldrd\000"
  /* 3489 */ "vstrd\000"
  /* 3495 */ "smlsd\000"
  /* 3501 */ "smusd\000"
  /* 3507 */ "ldaexd\000"
  /* 3514 */ "stlexd\000"
  /* 3521 */ "ldrexd\000"
  /* 3528 */ "strexd\000"
  /* 3535 */ "vacge\000"
  /* 3541 */ "vcge\000"
  /* 3546 */ "vcle\000"
  /* 3551 */ "vrecpe\000"
  /* 3558 */ "vcmpe\000"
  /* 3564 */ "vrsqrte\000"
  /* 3572 */ "bf\000"
  /* 3575 */ "vbif\000"
  /* 3580 */ "dbg\000"
  /* 3584 */ "pacg\000"
  /* 3589 */ "vqneg\000"
  /* 3595 */ "vneg\000"
  /* 3600 */ "sg\000"
  /* 3603 */ "autg\000"
  /* 3608 */ "ldah\000"
  /* 3613 */ "vqdmlah\000"
  /* 3621 */ "vqrdmlah\000"
  /* 3630 */ "sxtah\000"
  /* 3636 */ "uxtah\000"
  /* 3642 */ "tbh\000"
  /* 3646 */ "vqdmladh\000"
  /* 3655 */ "vqrdmladh\000"
  /* 3665 */ "vqdmlsdh\000"
  /* 3674 */ "vqrdmlsdh\000"
  /* 3684 */ "stlh\000"
  /* 3689 */ "vqdmulh\000"
  /* 3697 */ "vqrdmulh\000"
  /* 3706 */ "vrmulh\000"
  /* 3713 */ "vmulh\000"
  /* 3719 */ "vldrh\000"
  /* 3725 */ "vstrh\000"
  /* 3731 */ "vqdmlash\000"
  /* 3740 */ "vqrdmlash\000"
  /* 3750 */ "vqrdmlsh\000"
  /* 3759 */ "ldrsh\000"
  /* 3765 */ "push\000"
  /* 3770 */ "revsh\000"
  /* 3776 */ "sxth\000"
  /* 3781 */ "uxth\000"
  /* 3786 */ "vrmlaldavh\000"
  /* 3797 */ "vrmlsldavh\000"
  /* 3808 */ "ldaexh\000"
  /* 3815 */ "stlexh\000"
  /* 3822 */ "ldrexh\000"
  /* 3829 */ "strexh\000"
  /* 3836 */ "vsbci\000"
  /* 3842 */ "vadci\000"
  /* 3848 */ "bfi\000"
  /* 3852 */ "pli\000"
  /* 3856 */ "vsli\000"
  /* 3861 */ "vsri\000"
  /* 3866 */ "bxj\000"
  /* 3870 */ "ldc2l\000"
  /* 3876 */ "stc2l\000"
  /* 3882 */ "umaal\000"
  /* 3888 */ "vabal\000"
  /* 3894 */ "vpadal\000"
  /* 3901 */ "vqdmlal\000"
  /* 3909 */ "smlal\000"
  /* 3915 */ "umlal\000"
  /* 3921 */ "vmlal\000"
  /* 3927 */ "vtbl\000"
  /* 3932 */ "vsubl\000"
  /* 3938 */ "ldcl\000"
  /* 3943 */ "stcl\000"
  /* 3948 */ "vabdl\000"
  /* 3954 */ "vpaddl\000"
  /* 3961 */ "vaddl\000"
  /* 3967 */ "vpsel\000"
  /* 3973 */ "bfl\000"
  /* 3977 */ "sqshl\000"
  /* 3983 */ "uqshl\000"
  /* 3989 */ "vqshl\000"
  /* 3995 */ "uqrshl\000"
  /* 4002 */ "vqrshl\000"
  /* 4009 */ "vrshl\000"
  /* 4015 */ "vshl\000"
  /* 4020 */ "# FEntry call\000"
  /* 4034 */ "sqshll\000"
  /* 4041 */ "uqshll\000"
  /* 4048 */ "uqrshll\000"
  /* 4056 */ "vshll\000"
  /* 4062 */ "lsll\000"
  /* 4067 */ "vqdmull\000"
  /* 4075 */ "smull\000"
  /* 4081 */ "umull\000"
  /* 4087 */ "vmull\000"
  /* 4093 */ "sqrshrl\000"
  /* 4101 */ "srshrl\000"
  /* 4108 */ "urshrl\000"
  /* 4115 */ "asrl\000"
  /* 4120 */ "lsrl\000"
  /* 4125 */ "vbsl\000"
  /* 4130 */ "vqdmlsl\000"
  /* 4138 */ "vmlsl\000"
  /* 4144 */ "stl\000"
  /* 4148 */ "vcmul\000"
  /* 4154 */ "smmul\000"
  /* 4160 */ "vnmul\000"
  /* 4166 */ "vmul\000"
  /* 4171 */ "vmovl\000"
  /* 4177 */ "vlldm\000"
  /* 4183 */ "vminnm\000"
  /* 4190 */ "vmaxnm\000"
  /* 4197 */ "vscclrm\000"
  /* 4205 */ "vrintm\000"
  /* 4212 */ "vlstm\000"
  /* 4218 */ "vcvtm\000"
  /* 4224 */ "vrsubhn\000"
  /* 4232 */ "vsubhn\000"
  /* 4239 */ "vraddhn\000"
  /* 4247 */ "vaddhn\000"
  /* 4254 */ "vpmin\000"
  /* 4260 */ "vmin\000"
  /* 4265 */ "cmn\000"
  /* 4269 */ "vqshrn\000"
  /* 4276 */ "vqrshrn\000"
  /* 4284 */ "vrshrn\000"
  /* 4291 */ "vshrn\000"
  /* 4297 */ "vorn\000"
  /* 4302 */ "vtrn\000"
  /* 4307 */ "vrintn\000"
  /* 4314 */ "vcvtn\000"
  /* 4320 */ "vqshrun\000"
  /* 4328 */ "vqrshrun\000"
  /* 4337 */ "vqmovun\000"
  /* 4345 */ "vmvn\000"
  /* 4350 */ "vqmovn\000"
  /* 4357 */ "vmovn\000"
  /* 4363 */ "trap\000"
  /* 4368 */ "cdp\000"
  /* 4372 */ "vzip\000"
  /* 4377 */ "vcmp\000"
  /* 4382 */ "pop\000"
  /* 4386 */ "pac\tr12, lr, sp\000"
  /* 4402 */ "pacbti\tr12, lr, sp\000"
  /* 4421 */ "aut\tr12, lr, sp\000"
  /* 4437 */ "lctp\000"
  /* 4442 */ "vctp\000"
  /* 4447 */ "vrintp\000"
  /* 4454 */ "vcvtp\000"
  /* 4460 */ "vddup\000"
  /* 4466 */ "vidup\000"
  /* 4472 */ "vdup\000"
  /* 4477 */ "vdwdup\000"
  /* 4484 */ "viwdup\000"
  /* 4491 */ "vswp\000"
  /* 4496 */ "vuzp\000"
  /* 4501 */ "vceq\000"
  /* 4506 */ "teq\000"
  /* 4510 */ "smmlar\000"
  /* 4517 */ "mcr\000"
  /* 4521 */ "adr\000"
  /* 4525 */ "vldr\000"
  /* 4530 */ "sqrshr\000"
  /* 4537 */ "srshr\000"
  /* 4543 */ "urshr\000"
  /* 4549 */ "vrshr\000"
  /* 4555 */ "vshr\000"
  /* 4560 */ "smmulr\000"
  /* 4567 */ "veor\000"
  /* 4572 */ "ror\000"
  /* 4576 */ "mcrr\000"
  /* 4581 */ "vorr\000"
  /* 4586 */ "asr\000"
  /* 4590 */ "smmlsr\000"
  /* 4597 */ "vmsr\000"
  /* 4602 */ "vbrsr\000"
  /* 4608 */ "vrintr\000"
  /* 4615 */ "vstr\000"
  /* 4620 */ "vcvtr\000"
  /* 4626 */ "vmlas\000"
  /* 4632 */ "vfmas\000"
  /* 4638 */ "vqabs\000"
  /* 4644 */ "vabs\000"
  /* 4649 */ "subs\000"
  /* 4654 */ "vcls\000"
  /* 4659 */ "smmls\000"
  /* 4665 */ "vnmls\000"
  /* 4671 */ "vmls\000"
  /* 4676 */ "vfms\000"
  /* 4681 */ "vfnms\000"
  /* 4687 */ "bxns\000"
  /* 4692 */ "blxns\000"
  /* 4698 */ "vrecps\000"
  /* 4705 */ "vmrs\000"
  /* 4710 */ "asrs\000"
  /* 4715 */ "lsrs\000"
  /* 4720 */ "vrsqrts\000"
  /* 4728 */ "movs\000"
  /* 4733 */ "ssat\000"
  /* 4738 */ "usat\000"
  /* 4743 */ "ttat\000"
  /* 4748 */ "smlabt\000"
  /* 4755 */ "pkhbt\000"
  /* 4761 */ "smlalbt\000"
  /* 4769 */ "smulbt\000"
  /* 4776 */ "ldrbt\000"
  /* 4782 */ "strbt\000"
  /* 4788 */ "ldrsbt\000"
  /* 4795 */ "eret\000"
  /* 4800 */ "vacgt\000"
  /* 4806 */ "vcgt\000"
  /* 4811 */ "ldrht\000"
  /* 4817 */ "strht\000"
  /* 4823 */ "ldrsht\000"
  /* 4830 */ "rbit\000"
  /* 4835 */ "vbit\000"
  /* 4840 */ "vclt\000"
  /* 4845 */ "vshllt\000"
  /* 4852 */ "vqdmullt\000"
  /* 4861 */ "vmullt\000"
  /* 4868 */ "vmovlt\000"
  /* 4875 */ "vcnt\000"
  /* 4880 */ "hint\000"
  /* 4885 */ "vqshrnt\000"
  /* 4893 */ "vqrshrnt\000"
  /* 4902 */ "vrshrnt\000"
  /* 4910 */ "vshrnt\000"
  /* 4917 */ "vqshrunt\000"
  /* 4926 */ "vqrshrunt\000"
  /* 4936 */ "vqmovunt\000"
  /* 4945 */ "vqmovnt\000"
  /* 4953 */ "vmovnt\000"
  /* 4960 */ "vpnot\000"
  /* 4966 */ "vpt\000"
  /* 4970 */ "ldrt\000"
  /* 4975 */ "vsqrt\000"
  /* 4981 */ "strt\000"
  /* 4986 */ "vpst\000"
  /* 4991 */ "vtst\000"
  /* 4996 */ "smlatt\000"
  /* 5003 */ "smlaltt\000"
  /* 5011 */ "smultt\000"
  /* 5018 */ "ttt\000"
  /* 5022 */ "vcvtt\000"
  /* 5028 */ "bxaut\000"
  /* 5034 */ "vjcvt\000"
  /* 5040 */ "vcvt\000"
  /* 5045 */ "movt\000"
  /* 5050 */ "smlawt\000"
  /* 5057 */ "smulwt\000"
  /* 5064 */ "vext\000"
  /* 5069 */ "vqshlu\000"
  /* 5076 */ "vabav\000"
  /* 5082 */ "vmladav\000"
  /* 5090 */ "vmlaldav\000"
  /* 5099 */ "vmlsldav\000"
  /* 5108 */ "vmlsdav\000"
  /* 5116 */ "vminnmav\000"
  /* 5125 */ "vmaxnmav\000"
  /* 5134 */ "vminav\000"
  /* 5141 */ "vmaxav\000"
  /* 5148 */ "vaddv\000"
  /* 5154 */ "rev\000"
  /* 5158 */ "sdiv\000"
  /* 5163 */ "udiv\000"
  /* 5168 */ "vdiv\000"
  /* 5173 */ "vaddlv\000"
  /* 5180 */ "vminnmv\000"
  /* 5188 */ "vmaxnmv\000"
  /* 5196 */ "vminv\000"
  /* 5202 */ "vmov\000"
  /* 5207 */ "vmaxv\000"
  /* 5213 */ "vsubw\000"
  /* 5219 */ "vaddw\000"
  /* 5225 */ "pldw\000"
  /* 5230 */ "vldrw\000"
  /* 5236 */ "vstrw\000"
  /* 5242 */ "movw\000"
  /* 5247 */ "vrmlaldavhax\000"
  /* 5260 */ "vrmlsldavhax\000"
  /* 5273 */ "fldmiax\000"
  /* 5281 */ "fstmiax\000"
  /* 5289 */ "vpmax\000"
  /* 5295 */ "vmax\000"
  /* 5300 */ "shsax\000"
  /* 5306 */ "uhsax\000"
  /* 5312 */ "uqsax\000"
  /* 5318 */ "ssax\000"
  /* 5323 */ "usax\000"
  /* 5328 */ "vmladavax\000"
  /* 5338 */ "vmlaldavax\000"
  /* 5349 */ "vmlsldavax\000"
  /* 5360 */ "vmlsdavax\000"
  /* 5370 */ "fldmdbx\000"
  /* 5378 */ "fstmdbx\000"
  /* 5386 */ "vtbx\000"
  /* 5391 */ "smladx\000"
  /* 5398 */ "smuadx\000"
  /* 5405 */ "smlaldx\000"
  /* 5413 */ "smlsldx\000"
  /* 5421 */ "smlsdx\000"
  /* 5428 */ "smusdx\000"
  /* 5435 */ "ldaex\000"
  /* 5441 */ "stlex\000"
  /* 5447 */ "ldrex\000"
  /* 5453 */ "clrex\000"
  /* 5459 */ "strex\000"
  /* 5465 */ "sbfx\000"
  /* 5470 */ "ubfx\000"
  /* 5475 */ "vqdmladhx\000"
  /* 5485 */ "vqrdmladhx\000"
  /* 5496 */ "vqdmlsdhx\000"
  /* 5506 */ "vqrdmlsdhx\000"
  /* 5517 */ "vrmlaldavhx\000"
  /* 5529 */ "vrmlsldavhx\000"
  /* 5541 */ "blx\000"
  /* 5545 */ "bflx\000"
  /* 5550 */ "rrx\000"
  /* 5554 */ "shasx\000"
  /* 5560 */ "uhasx\000"
  /* 5566 */ "uqasx\000"
  /* 5572 */ "sasx\000"
  /* 5577 */ "uasx\000"
  /* 5582 */ "vrintx\000"
  /* 5589 */ "vmladavx\000"
  /* 5598 */ "vmlaldavx\000"
  /* 5608 */ "vmlsldavx\000"
  /* 5618 */ "vmlsdavx\000"
  /* 5627 */ "vclz\000"
  /* 5632 */ "vrintz\000"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint32_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// INIT_UNDEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    2680U,	// DBG_VALUE
    2737U,	// DBG_VALUE_LIST
    2690U,	// DBG_INSTR_REF
    2704U,	// DBG_PHI
    2712U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// COPY_LANEMASK
    2664U,	// BUNDLE
    2722U,	// LIFETIME_START
    2638U,	// LIFETIME_END
    2651U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    4021U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    2230U,	// PATCHABLE_FUNCTION_ENTER
    2150U,	// PATCHABLE_RET
    2276U,	// PATCHABLE_FUNCTION_EXIT
    2253U,	// PATCHABLE_TAIL_CALL
    2205U,	// PATCHABLE_EVENT_CALL
    2181U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    2671U,	// FAKE_USE
    0U,	// MEMBARRIER
    0U,	// JUMP_TABLE_DEBUG_INFO
    0U,	// RELOC_NONE
    0U,	// CONVERGENCECTRL_ENTRY
    0U,	// CONVERGENCECTRL_ANCHOR
    0U,	// CONVERGENCECTRL_LOOP
    0U,	// CONVERGENCECTRL_GLUE
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_ABDS
    0U,	// G_ABDU
    0U,	// G_UAVGFLOOR
    0U,	// G_UAVGCEIL
    0U,	// G_SAVGFLOOR
    0U,	// G_SAVGCEIL
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_PTRAUTH_GLOBAL_VALUE
    0U,	// G_CONSTANT_POOL
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_CONSTANT_FOLD_BARRIER
    0U,	// G_INTRINSIC_FPTRUNC_ROUND
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_LLRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_READSTEADYCOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_ATOMICRMW_FMAX
    0U,	// G_ATOMICRMW_FMIN
    0U,	// G_ATOMICRMW_FMAXIMUM
    0U,	// G_ATOMICRMW_FMINIMUM
    0U,	// G_ATOMICRMW_UINC_WRAP
    0U,	// G_ATOMICRMW_UDEC_WRAP
    0U,	// G_ATOMICRMW_USUB_COND
    0U,	// G_ATOMICRMW_USUB_SAT
    0U,	// G_FENCE
    0U,	// G_PREFETCH
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INVOKE_REGION_START
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_INTRINSIC_CONVERGENT
    0U,	// G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_TRUNC_SSAT_S
    0U,	// G_TRUNC_SSAT_U
    0U,	// G_TRUNC_USAT_U
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SCMP
    0U,	// G_UCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FMODF
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FEXP10
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FLDEXP
    0U,	// G_FFREXP
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FPTOSI_SAT
    0U,	// G_FPTOUI_SAT
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_IS_FPCLASS
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_FMINIMUMNUM
    0U,	// G_FMAXIMUMNUM
    0U,	// G_GET_FPENV
    0U,	// G_SET_FPENV
    0U,	// G_RESET_FPENV
    0U,	// G_GET_FPMODE
    0U,	// G_SET_FPMODE
    0U,	// G_RESET_FPMODE
    0U,	// G_GET_ROUNDING
    0U,	// G_SET_ROUNDING
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_VSCALE
    0U,	// G_INSERT_SUBVECTOR
    0U,	// G_EXTRACT_SUBVECTOR
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_SPLAT_VECTOR
    0U,	// G_STEP_VECTOR
    0U,	// G_VECTOR_COMPRESS
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSINCOS
    0U,	// G_FTAN
    0U,	// G_FACOS
    0U,	// G_FASIN
    0U,	// G_FATAN
    0U,	// G_FATAN2
    0U,	// G_FCOSH
    0U,	// G_FSINH
    0U,	// G_FTANH
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STACKSAVE
    0U,	// G_STACKRESTORE
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_STRICT_FLDEXP
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_TRAP
    0U,	// G_DEBUGTRAP
    0U,	// G_UBSANTRAP
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_FMAXIMUM
    0U,	// G_VECREDUCE_FMINIMUM
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    0U,	// ADDSri
    0U,	// ADDSrr
    0U,	// ADDSrsi
    0U,	// ADDSrsr
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    12779U,	// ASRi
    12779U,	// ASRr
    0U,	// ASRs1
    0U,	// B
    0U,	// BCCZi64
    0U,	// BCCi64
    0U,	// BLX_noip
    0U,	// BLX_pred_noip
    0U,	// BL_PUSHLR
    0U,	// BMOVPCB_CALL
    0U,	// BMOVPCRX_CALL
    0U,	// BR_JTadd
    0U,	// BR_JTm_i12
    0U,	// BR_JTm_rs
    0U,	// BR_JTr
    0U,	// BX_CALL
    0U,	// CMP_SWAP_16
    0U,	// CMP_SWAP_32
    0U,	// CMP_SWAP_64
    0U,	// CMP_SWAP_8
    0U,	// CONSTPOOL_ENTRY
    0U,	// COPY_STRUCT_BYVAL_I32
    67130081U,	// ITasm
    0U,	// Int_eh_sjlj_dispatchsetup
    0U,	// Int_eh_sjlj_longjmp
    0U,	// Int_eh_sjlj_setjmp
    0U,	// Int_eh_sjlj_setjmp_nofp
    0U,	// Int_eh_sjlj_setup_dispatch
    0U,	// JUMPTABLE_ADDRS
    0U,	// JUMPTABLE_INSTS
    0U,	// JUMPTABLE_TBB
    0U,	// JUMPTABLE_TBH
    0U,	// KCFI_CHECK_ARM
    0U,	// KCFI_CHECK_Thumb1
    0U,	// KCFI_CHECK_Thumb2
    0U,	// LDMIA_RET
    29353U,	// LDRBT_POST
    29103U,	// LDRConstPool
    29388U,	// LDRHTii
    0U,	// LDRLIT_ga_abs
    0U,	// LDRLIT_ga_pcrel
    0U,	// LDRLIT_ga_pcrel_ldr
    29365U,	// LDRSBTii
    29400U,	// LDRSHTii
    29547U,	// LDRT_POST
    0U,	// LEApcrel
    0U,	// LEApcrelJT
    0U,	// LOADDUAL
    12327U,	// LSLi
    12327U,	// LSLr
    12786U,	// LSRi
    12786U,	// LSRr
    0U,	// LSRs1
    0U,	// MEMCPY
    0U,	// MLAv5
    0U,	// MOVCCi
    0U,	// MOVCCi16
    0U,	// MOVCCi32imm
    0U,	// MOVCCr
    0U,	// MOVCCsi
    0U,	// MOVCCsr
    0U,	// MOVPCRX
    0U,	// MOVTi16_ga_pcrel
    0U,	// MOV_ga_pcrel
    0U,	// MOV_ga_pcrel_ldr
    0U,	// MOVi16_ga_pcrel
    0U,	// MOVi32imm
    0U,	// MQPRCopy
    0U,	// MQQPRLoad
    0U,	// MQQPRStore
    0U,	// MQQQQPRLoad
    0U,	// MQQQQPRStore
    0U,	// MULv5
    0U,	// MVE_MEMCPYLOOPINST
    0U,	// MVE_MEMSETLOOPINST
    0U,	// MVNCCi
    0U,	// PICADD
    0U,	// PICLDR
    0U,	// PICLDRB
    0U,	// PICLDRH
    0U,	// PICLDRSB
    0U,	// PICLDRSH
    0U,	// PICSTR
    0U,	// PICSTRB
    0U,	// PICSTRH
    12765U,	// RORi
    12765U,	// RORr
    0U,	// RRX
    38319U,	// RRXi
    0U,	// RSBSri
    0U,	// RSBSrsi
    0U,	// RSBSrsr
    0U,	// SEH_EpilogEnd
    0U,	// SEH_EpilogStart
    0U,	// SEH_Nop
    0U,	// SEH_Nop_Ret
    0U,	// SEH_PrologEnd
    0U,	// SEH_SaveFRegs
    0U,	// SEH_SaveLR
    0U,	// SEH_SaveRegs
    0U,	// SEH_SaveRegs_Ret
    0U,	// SEH_SaveSP
    0U,	// SEH_StackAlloc
    0U,	// SMLALv5
    0U,	// SMULLv5
    0U,	// SPACE
    0U,	// STOREDUAL
    29359U,	// STRBT_POST
    0U,	// STRBi_preidx
    0U,	// STRBr_preidx
    0U,	// STRH_preidx
    29558U,	// STRT_POST
    0U,	// STRi_preidx
    0U,	// STRr_preidx
    0U,	// SUBS_PC_LR
    0U,	// SUBSri
    0U,	// SUBSrr
    0U,	// SUBSrsi
    0U,	// SUBSrsr
    0U,	// SpeculationBarrierISBDSBEndBB
    0U,	// SpeculationBarrierSBEndBB
    0U,	// TAILJMPd
    0U,	// TAILJMPr
    0U,	// TAILJMPr4
    0U,	// TCRETURNdi
    0U,	// TCRETURNri
    0U,	// TCRETURNrinotr12
    0U,	// TPsoft
    0U,	// UMLALv5
    0U,	// UMULLv5
    567556U,	// VLD1LNdAsm_16
    1091844U,	// VLD1LNdAsm_32
    1616132U,	// VLD1LNdAsm_8
    567556U,	// VLD1LNdWB_fixed_Asm_16
    1091844U,	// VLD1LNdWB_fixed_Asm_32
    1616132U,	// VLD1LNdWB_fixed_Asm_8
    575748U,	// VLD1LNdWB_register_Asm_16
    1100036U,	// VLD1LNdWB_register_Asm_32
    1624324U,	// VLD1LNdWB_register_Asm_8
    567605U,	// VLD2LNdAsm_16
    1091893U,	// VLD2LNdAsm_32
    1616181U,	// VLD2LNdAsm_8
    567605U,	// VLD2LNdWB_fixed_Asm_16
    1091893U,	// VLD2LNdWB_fixed_Asm_32
    1616181U,	// VLD2LNdWB_fixed_Asm_8
    575797U,	// VLD2LNdWB_register_Asm_16
    1100085U,	// VLD2LNdWB_register_Asm_32
    1624373U,	// VLD2LNdWB_register_Asm_8
    567605U,	// VLD2LNqAsm_16
    1091893U,	// VLD2LNqAsm_32
    567605U,	// VLD2LNqWB_fixed_Asm_16
    1091893U,	// VLD2LNqWB_fixed_Asm_32
    575797U,	// VLD2LNqWB_register_Asm_16
    1100085U,	// VLD2LNqWB_register_Asm_32
    134801754U,	// VLD3DUPdAsm_16
    135326042U,	// VLD3DUPdAsm_32
    135850330U,	// VLD3DUPdAsm_8
    134801754U,	// VLD3DUPdWB_fixed_Asm_16
    135326042U,	// VLD3DUPdWB_fixed_Asm_32
    135850330U,	// VLD3DUPdWB_fixed_Asm_8
    134785370U,	// VLD3DUPdWB_register_Asm_16
    135309658U,	// VLD3DUPdWB_register_Asm_32
    135833946U,	// VLD3DUPdWB_register_Asm_8
    201910618U,	// VLD3DUPqAsm_16
    202434906U,	// VLD3DUPqAsm_32
    202959194U,	// VLD3DUPqAsm_8
    201910618U,	// VLD3DUPqWB_fixed_Asm_16
    202434906U,	// VLD3DUPqWB_fixed_Asm_32
    202959194U,	// VLD3DUPqWB_fixed_Asm_8
    201894234U,	// VLD3DUPqWB_register_Asm_16
    202418522U,	// VLD3DUPqWB_register_Asm_32
    202942810U,	// VLD3DUPqWB_register_Asm_8
    567642U,	// VLD3LNdAsm_16
    1091930U,	// VLD3LNdAsm_32
    1616218U,	// VLD3LNdAsm_8
    567642U,	// VLD3LNdWB_fixed_Asm_16
    1091930U,	// VLD3LNdWB_fixed_Asm_32
    1616218U,	// VLD3LNdWB_fixed_Asm_8
    575834U,	// VLD3LNdWB_register_Asm_16
    1100122U,	// VLD3LNdWB_register_Asm_32
    1624410U,	// VLD3LNdWB_register_Asm_8
    567642U,	// VLD3LNqAsm_16
    1091930U,	// VLD3LNqAsm_32
    567642U,	// VLD3LNqWB_fixed_Asm_16
    1091930U,	// VLD3LNqWB_fixed_Asm_32
    575834U,	// VLD3LNqWB_register_Asm_16
    1100122U,	// VLD3LNqWB_register_Asm_32
    269019482U,	// VLD3dAsm_16
    269543770U,	// VLD3dAsm_32
    270068058U,	// VLD3dAsm_8
    269019482U,	// VLD3dWB_fixed_Asm_16
    269543770U,	// VLD3dWB_fixed_Asm_32
    270068058U,	// VLD3dWB_fixed_Asm_8
    269003098U,	// VLD3dWB_register_Asm_16
    269527386U,	// VLD3dWB_register_Asm_32
    270051674U,	// VLD3dWB_register_Asm_8
    336128346U,	// VLD3qAsm_16
    336652634U,	// VLD3qAsm_32
    337176922U,	// VLD3qAsm_8
    336128346U,	// VLD3qWB_fixed_Asm_16
    336652634U,	// VLD3qWB_fixed_Asm_32
    337176922U,	// VLD3qWB_fixed_Asm_8
    336111962U,	// VLD3qWB_register_Asm_16
    336636250U,	// VLD3qWB_register_Asm_32
    337160538U,	// VLD3qWB_register_Asm_8
    403237238U,	// VLD4DUPdAsm_16
    403761526U,	// VLD4DUPdAsm_32
    404285814U,	// VLD4DUPdAsm_8
    403237238U,	// VLD4DUPdWB_fixed_Asm_16
    403761526U,	// VLD4DUPdWB_fixed_Asm_32
    404285814U,	// VLD4DUPdWB_fixed_Asm_8
    403220854U,	// VLD4DUPdWB_register_Asm_16
    403745142U,	// VLD4DUPdWB_register_Asm_32
    404269430U,	// VLD4DUPdWB_register_Asm_8
    470346102U,	// VLD4DUPqAsm_16
    470870390U,	// VLD4DUPqAsm_32
    471394678U,	// VLD4DUPqAsm_8
    470346102U,	// VLD4DUPqWB_fixed_Asm_16
    470870390U,	// VLD4DUPqWB_fixed_Asm_32
    471394678U,	// VLD4DUPqWB_fixed_Asm_8
    470329718U,	// VLD4DUPqWB_register_Asm_16
    470854006U,	// VLD4DUPqWB_register_Asm_32
    471378294U,	// VLD4DUPqWB_register_Asm_8
    567670U,	// VLD4LNdAsm_16
    1091958U,	// VLD4LNdAsm_32
    1616246U,	// VLD4LNdAsm_8
    567670U,	// VLD4LNdWB_fixed_Asm_16
    1091958U,	// VLD4LNdWB_fixed_Asm_32
    1616246U,	// VLD4LNdWB_fixed_Asm_8
    575862U,	// VLD4LNdWB_register_Asm_16
    1100150U,	// VLD4LNdWB_register_Asm_32
    1624438U,	// VLD4LNdWB_register_Asm_8
    567670U,	// VLD4LNqAsm_16
    1091958U,	// VLD4LNqAsm_32
    567670U,	// VLD4LNqWB_fixed_Asm_16
    1091958U,	// VLD4LNqWB_fixed_Asm_32
    575862U,	// VLD4LNqWB_register_Asm_16
    1100150U,	// VLD4LNqWB_register_Asm_32
    537454966U,	// VLD4dAsm_16
    537979254U,	// VLD4dAsm_32
    538503542U,	// VLD4dAsm_8
    537454966U,	// VLD4dWB_fixed_Asm_16
    537979254U,	// VLD4dWB_fixed_Asm_32
    538503542U,	// VLD4dWB_fixed_Asm_8
    537438582U,	// VLD4dWB_register_Asm_16
    537962870U,	// VLD4dWB_register_Asm_32
    538487158U,	// VLD4dWB_register_Asm_8
    604563830U,	// VLD4qAsm_16
    605088118U,	// VLD4qAsm_32
    605612406U,	// VLD4qAsm_8
    604563830U,	// VLD4qWB_fixed_Asm_16
    605088118U,	// VLD4qWB_fixed_Asm_32
    605612406U,	// VLD4qWB_fixed_Asm_8
    604547446U,	// VLD4qWB_register_Asm_16
    605071734U,	// VLD4qWB_register_Asm_32
    605596022U,	// VLD4qWB_register_Asm_8
    0U,	// VMOVD0
    0U,	// VMOVDcc
    0U,	// VMOVHcc
    0U,	// VMOVQ0
    0U,	// VMOVScc
    567567U,	// VST1LNdAsm_16
    1091855U,	// VST1LNdAsm_32
    1616143U,	// VST1LNdAsm_8
    567567U,	// VST1LNdWB_fixed_Asm_16
    1091855U,	// VST1LNdWB_fixed_Asm_32
    1616143U,	// VST1LNdWB_fixed_Asm_8
    575759U,	// VST1LNdWB_register_Asm_16
    1100047U,	// VST1LNdWB_register_Asm_32
    1624335U,	// VST1LNdWB_register_Asm_8
    567632U,	// VST2LNdAsm_16
    1091920U,	// VST2LNdAsm_32
    1616208U,	// VST2LNdAsm_8
    567632U,	// VST2LNdWB_fixed_Asm_16
    1091920U,	// VST2LNdWB_fixed_Asm_32
    1616208U,	// VST2LNdWB_fixed_Asm_8
    575824U,	// VST2LNdWB_register_Asm_16
    1100112U,	// VST2LNdWB_register_Asm_32
    1624400U,	// VST2LNdWB_register_Asm_8
    567632U,	// VST2LNqAsm_16
    1091920U,	// VST2LNqAsm_32
    567632U,	// VST2LNqWB_fixed_Asm_16
    1091920U,	// VST2LNqWB_fixed_Asm_32
    575824U,	// VST2LNqWB_register_Asm_16
    1100112U,	// VST2LNqWB_register_Asm_32
    567653U,	// VST3LNdAsm_16
    1091941U,	// VST3LNdAsm_32
    1616229U,	// VST3LNdAsm_8
    567653U,	// VST3LNdWB_fixed_Asm_16
    1091941U,	// VST3LNdWB_fixed_Asm_32
    1616229U,	// VST3LNdWB_fixed_Asm_8
    575845U,	// VST3LNdWB_register_Asm_16
    1100133U,	// VST3LNdWB_register_Asm_32
    1624421U,	// VST3LNdWB_register_Asm_8
    567653U,	// VST3LNqAsm_16
    1091941U,	// VST3LNqAsm_32
    567653U,	// VST3LNqWB_fixed_Asm_16
    1091941U,	// VST3LNqWB_fixed_Asm_32
    575845U,	// VST3LNqWB_register_Asm_16
    1100133U,	// VST3LNqWB_register_Asm_32
    269019493U,	// VST3dAsm_16
    269543781U,	// VST3dAsm_32
    270068069U,	// VST3dAsm_8
    269019493U,	// VST3dWB_fixed_Asm_16
    269543781U,	// VST3dWB_fixed_Asm_32
    270068069U,	// VST3dWB_fixed_Asm_8
    269003109U,	// VST3dWB_register_Asm_16
    269527397U,	// VST3dWB_register_Asm_32
    270051685U,	// VST3dWB_register_Asm_8
    336128357U,	// VST3qAsm_16
    336652645U,	// VST3qAsm_32
    337176933U,	// VST3qAsm_8
    336128357U,	// VST3qWB_fixed_Asm_16
    336652645U,	// VST3qWB_fixed_Asm_32
    337176933U,	// VST3qWB_fixed_Asm_8
    336111973U,	// VST3qWB_register_Asm_16
    336636261U,	// VST3qWB_register_Asm_32
    337160549U,	// VST3qWB_register_Asm_8
    567675U,	// VST4LNdAsm_16
    1091963U,	// VST4LNdAsm_32
    1616251U,	// VST4LNdAsm_8
    567675U,	// VST4LNdWB_fixed_Asm_16
    1091963U,	// VST4LNdWB_fixed_Asm_32
    1616251U,	// VST4LNdWB_fixed_Asm_8
    575867U,	// VST4LNdWB_register_Asm_16
    1100155U,	// VST4LNdWB_register_Asm_32
    1624443U,	// VST4LNdWB_register_Asm_8
    567675U,	// VST4LNqAsm_16
    1091963U,	// VST4LNqAsm_32
    567675U,	// VST4LNqWB_fixed_Asm_16
    1091963U,	// VST4LNqWB_fixed_Asm_32
    575867U,	// VST4LNqWB_register_Asm_16
    1100155U,	// VST4LNqWB_register_Asm_32
    537454971U,	// VST4dAsm_16
    537979259U,	// VST4dAsm_32
    538503547U,	// VST4dAsm_8
    537454971U,	// VST4dWB_fixed_Asm_16
    537979259U,	// VST4dWB_fixed_Asm_32
    538503547U,	// VST4dWB_fixed_Asm_8
    537438587U,	// VST4dWB_register_Asm_16
    537962875U,	// VST4dWB_register_Asm_32
    538487163U,	// VST4dWB_register_Asm_8
    604563835U,	// VST4qAsm_16
    605088123U,	// VST4qAsm_32
    605612411U,	// VST4qAsm_8
    604563835U,	// VST4qWB_fixed_Asm_16
    605088123U,	// VST4qWB_fixed_Asm_32
    605612411U,	// VST4qWB_fixed_Asm_8
    604547451U,	// VST4qWB_register_Asm_16
    605071739U,	// VST4qWB_register_Asm_32
    605596027U,	// VST4qWB_register_Asm_8
    0U,	// WIN__CHKSTK
    0U,	// WIN__DBZCHK
    0U,	// t2ADDSri
    0U,	// t2ADDSrr
    0U,	// t2ADDSrs
    0U,	// t2BF_LabelPseudo
    0U,	// t2BR_JT
    0U,	// t2CALL_BTI
    0U,	// t2DoLoopStart
    0U,	// t2DoLoopStartTP
    0U,	// t2LDMIA_RET
    673246339U,	// t2LDRB_OFFSET_imm
    740355203U,	// t2LDRB_POST_imm
    807464067U,	// t2LDRB_PRE_imm
    27779U,	// t2LDRBpcrel
    29103U,	// t2LDRConstPool
    673246857U,	// t2LDRH_OFFSET_imm
    740355721U,	// t2LDRH_POST_imm
    807464585U,	// t2LDRH_PRE_imm
    28297U,	// t2LDRHpcrel
    0U,	// t2LDRLIT_ga_pcrel
    673246358U,	// t2LDRSB_OFFSET_imm
    740355222U,	// t2LDRSB_POST_imm
    807464086U,	// t2LDRSB_PRE_imm
    27798U,	// t2LDRSBpcrel
    673246896U,	// t2LDRSH_OFFSET_imm
    740355760U,	// t2LDRSH_POST_imm
    807464624U,	// t2LDRSH_PRE_imm
    28336U,	// t2LDRSHpcrel
    740356527U,	// t2LDR_POST_imm
    807465391U,	// t2LDR_PRE_imm
    0U,	// t2LDRpci_pic
    29103U,	// t2LDRpcrel
    0U,	// t2LEApcrel
    0U,	// t2LEApcrelJT
    0U,	// t2LoopDec
    0U,	// t2LoopEnd
    0U,	// t2LoopEndDec
    0U,	// t2MOVCCasr
    0U,	// t2MOVCCi
    0U,	// t2MOVCCi16
    0U,	// t2MOVCCi32imm
    0U,	// t2MOVCClsl
    0U,	// t2MOVCClsr
    0U,	// t2MOVCCr
    0U,	// t2MOVCCror
    62073U,	// t2MOVSsi
    45689U,	// t2MOVSsr
    0U,	// t2MOVTi16_ga_pcrel
    0U,	// t2MOV_ga_pcrel
    0U,	// t2MOVi16_ga_pcrel
    0U,	// t2MOVi32imm
    62548U,	// t2MOVsi
    46164U,	// t2MOVsr
    0U,	// t2MVNCCi
    0U,	// t2RSBSri
    0U,	// t2RSBSrs
    673246345U,	// t2STRB_OFFSET_imm
    740355209U,	// t2STRB_POST_imm
    807464073U,	// t2STRB_PRE_imm
    0U,	// t2STRB_preidx
    673246863U,	// t2STRH_OFFSET_imm
    740355727U,	// t2STRH_POST_imm
    807464591U,	// t2STRH_PRE_imm
    0U,	// t2STRH_preidx
    740356617U,	// t2STR_POST_imm
    807465481U,	// t2STR_PRE_imm
    0U,	// t2STR_preidx
    0U,	// t2SUBSri
    0U,	// t2SUBSrr
    0U,	// t2SUBSrs
    0U,	// t2SpeculationBarrierISBDSBEndBB
    0U,	// t2SpeculationBarrierSBEndBB
    0U,	// t2TBB_JT
    0U,	// t2TBH_JT
    0U,	// t2WhileLoopSetup
    0U,	// t2WhileLoopStart
    0U,	// t2WhileLoopStartLR
    0U,	// t2WhileLoopStartTP
    0U,	// tADCS
    0U,	// tADDSi3
    0U,	// tADDSi8
    0U,	// tADDSrr
    0U,	// tADDframe
    0U,	// tADJCALLSTACKDOWN
    0U,	// tADJCALLSTACKUP
    0U,	// tBLXNS_CALL
    0U,	// tBLXr_noip
    0U,	// tBL_PUSHLR
    0U,	// tBRIND
    0U,	// tBR_JTr
    0U,	// tBXNS_RET
    0U,	// tBX_CALL
    0U,	// tBX_RET
    0U,	// tBX_RET_vararg
    0U,	// tBfar
    0U,	// tCMP_SWAP_16
    0U,	// tCMP_SWAP_32
    0U,	// tCMP_SWAP_8
    0U,	// tLDMIA_UPD
    29103U,	// tLDRConstPool
    0U,	// tLDRLIT_ga_abs
    0U,	// tLDRLIT_ga_pcrel
    0U,	// tLDR_postidx
    0U,	// tLDRpci_pic
    0U,	// tLEApcrel
    0U,	// tLEApcrelJT
    0U,	// tLSLSri
    0U,	// tMOVCCr_pseudo
    0U,	// tMOVi32imm
    0U,	// tPOP_RET
    0U,	// tRSBS
    0U,	// tSBCS
    0U,	// tSUBSi3
    0U,	// tSUBSi8
    0U,	// tSUBSrr
    0U,	// tTAILJMPd
    0U,	// tTAILJMPdND
    0U,	// tTAILJMPr
    0U,	// tTBB_JT
    0U,	// tTBH_JT
    0U,	// tTPsoft
    2632979U,	// ADCri
    2632979U,	// ADCrr
    2690323U,	// ADCrsi
    77075U,	// ADCrsr
    2633047U,	// ADDri
    2633047U,	// ADDrr
    2690391U,	// ADDrsi
    77143U,	// ADDrsr
    2650538U,	// ADR
    875644520U,	// AESD
    875644528U,	// AESE
    942753365U,	// AESIMC
    942753375U,	// AESMC
    2633112U,	// ANDri
    2633112U,	// ANDrr
    2690456U,	// ANDrsi
    77208U,	// ANDrsr
    1010394590U,	// BF16VDOTI_VDOTD
    1010394590U,	// BF16VDOTI_VDOTQ
    1010394590U,	// BF16VDOTS_VDOTD
    1010394590U,	// BF16VDOTS_VDOTQ
    943748017U,	// BF16_VCVT
    876670140U,	// BF16_VCVTB
    876671903U,	// BF16_VCVTT
    2682139U,	// BFC
    2666249U,	// BFI
    2632992U,	// BICri
    2632992U,	// BICrr
    2690336U,	// BICrsi
    77088U,	// BICrsr
    4802500U,	// BKPT
    4818832U,	// BL
    4802554U,	// BLX
    2733478U,	// BLX_pred
    4818938U,	// BLXi
    1076473690U,	// BL_pred
    4802550U,	// BX
    2731803U,	// BXJ
    5362944U,	// BX_RET
    2733312U,	// BX_pred
    1076472765U,	// Bcc
    878305282U,	// CDE_CX1
    1143515841U,	// CDE_CX1A
    1214375736U,	// CDE_CX1D
    1143515863U,	// CDE_CX1DA
    878305875U,	// CDE_CX2
    1143524039U,	// CDE_CX2A
    1281484606U,	// CDE_CX2D
    1143524061U,	// CDE_CX2DA
    878305881U,	// CDE_CX3
    1143605965U,	// CDE_CX3A
    1281484612U,	// CDE_CX3D
    1143605987U,	// CDE_CX3DA
    1012524758U,	// CDE_VCX1A_fpdp
    1012524758U,	// CDE_VCX1A_fpsp
    1143614144U,	// CDE_VCX1A_vec
    878305281U,	// CDE_VCX1_fpdp
    878305281U,	// CDE_VCX1_fpsp
    1143621908U,	// CDE_VCX1_vec
    1012524765U,	// CDE_VCX2A_fpdp
    1012524765U,	// CDE_VCX2A_fpsp
    1143630534U,	// CDE_VCX2A_vec
    878305874U,	// CDE_VCX2_fpdp
    878305874U,	// CDE_VCX2_fpsp
    1143613781U,	// CDE_VCX2_vec
    1012524772U,	// CDE_VCX3A_fpdp
    1012524772U,	// CDE_VCX3A_fpsp
    1143638732U,	// CDE_VCX3A_vec
    878305880U,	// CDE_VCX3_fpdp
    878305880U,	// CDE_VCX3_fpsp
    1143630186U,	// CDE_VCX3_vec
    1344934161U,	// CDP
    1416274495U,	// CDP2
    5454U,	// CLREX
    2651645U,	// CLZ
    2650282U,	// CMNri
    2650282U,	// CMNzrr
    2683050U,	// CMNzrsi
    2666666U,	// CMNzrsr
    2650395U,	// CMPri
    2650395U,	// CMPrr
    2683163U,	// CMPrsi
    2666779U,	// CMPrsr
    4802484U,	// CPS1p
    1479201374U,	// CPS2p
    1479201374U,	// CPS3p
    942753529U,	// CRC32B
    942753537U,	// CRC32CB
    942753647U,	// CRC32CH
    942753767U,	// CRC32CW
    942753639U,	// CRC32H
    942753759U,	// CRC32W
    2731517U,	// DBG
    190232U,	// DMB
    190237U,	// DSB
    2634201U,	// EORri
    2634201U,	// EORrr
    2691545U,	// EORrsi
    78297U,	// EORrsr
    4838076U,	// ERET
    1282438227U,	// FCONSTD
    7894099U,	// FCONSTH
    8418387U,	// FCONSTS
    942175483U,	// FLDMXDB_UPD
    2733210U,	// FLDMXIA
    942175386U,	// FLDMXIA_UPD
    9032290U,	// FMSTAT
    942175491U,	// FSTMXDB_UPD
    2733218U,	// FSTMXIA
    942175394U,	// FSTMXIA_UPD
    2732817U,	// HINT
    4802495U,	// HLT
    4802355U,	// HVC
    198434U,	// ISB
    2648809U,	// LDA
    2649018U,	// LDAB
    2651452U,	// LDAEX
    2649329U,	// LDAEXB
    1546153396U,	// LDAEXD
    2649825U,	// LDAEXH
    2649625U,	// LDAH
    1620223874U,	// LDC2L_OFFSET
    1687332738U,	// LDC2L_OPTION
    1687332738U,	// LDC2L_POST
    1754441602U,	// LDC2L_PRE
    1620222502U,	// LDC2_OFFSET
    1687331366U,	// LDC2_OPTION
    1687331366U,	// LDC2_POST
    1754440230U,	// LDC2_PRE
    1344843619U,	// LDCL_OFFSET
    1344843619U,	// LDCL_OPTION
    1344843619U,	// LDCL_POST
    1344843619U,	// LDCL_PRE
    1344843031U,	// LDC_OFFSET
    1344843031U,	// LDC_OPTION
    1344843031U,	// LDC_POST
    1344843031U,	// LDC_PRE
    2730733U,	// LDMDA
    942172909U,	// LDMDA_UPD
    2730988U,	// LDMDB
    942173164U,	// LDMDB_UPD
    2732116U,	// LDMIA
    942174292U,	// LDMIA_UPD
    2731007U,	// LDMIB
    942173183U,	// LDMIB_UPD
    2675369U,	// LDRBT_POST_IMM
    2675369U,	// LDRBT_POST_REG
    2673795U,	// LDRB_POST_IMM
    2673795U,	// LDRB_POST_REG
    2665603U,	// LDRB_PRE_IMM
    2673795U,	// LDRB_PRE_REG
    2681987U,	// LDRBi12
    2665603U,	// LDRBrs
    2674077U,	// LDRD
    2755997U,	// LDRD_POST
    2755997U,	// LDRD_PRE
    2651464U,	// LDREX
    2649343U,	// LDREXB
    1546153410U,	// LDREXD
    2649839U,	// LDREXH
    2666121U,	// LDRH
    2667212U,	// LDRHTi
    2675404U,	// LDRHTr
    2674313U,	// LDRH_POST
    2674313U,	// LDRH_PRE
    2665622U,	// LDRSB
    2667189U,	// LDRSBTi
    2675381U,	// LDRSBTr
    2673814U,	// LDRSB_POST
    2673814U,	// LDRSB_PRE
    2666160U,	// LDRSH
    2667224U,	// LDRSHTi
    2675416U,	// LDRSHTr
    2674352U,	// LDRSH_POST
    2674352U,	// LDRSH_PRE
    2675563U,	// LDRT_POST_IMM
    2675563U,	// LDRT_POST_REG
    2675119U,	// LDR_POST_IMM
    2675119U,	// LDR_POST_REG
    2666927U,	// LDR_PRE_IMM
    2675119U,	// LDR_PRE_REG
    2683311U,	// LDRcp
    2683311U,	// LDRi12
    2666927U,	// LDRrs
    1344934310U,	// MCR
    879403589U,	// MCR2
    1344852449U,	// MCRR
    879403595U,	// MCRR2
    2689837U,	// MLA
    2667062U,	// MLS
    10081364U,	// MOVPCLR
    2683830U,	// MOVTi16
    2659412U,	// MOVi
    2651259U,	// MOVi16
    2659412U,	// MOVr
    2659412U,	// MOVr_TC
    2634836U,	// MOVsi
    2692180U,	// MOVsr
    1143606574U,	// MRC
    3793452U,	// MRC2
    1814613298U,	// MRRC
    205362U,	// MRRC2
    2732643U,	// MRS
    2650723U,	// MRSbanked
    2732643U,	// MRSsys
    1881698807U,	// MSR
    1948807671U,	// MSRbanked
    1881698807U,	// MSRi
    2633783U,	// MUL
    2674708U,	// MVE_ASRLi
    2674708U,	// MVE_ASRLr
    942752741U,	// MVE_DLSTP_16
    942751988U,	// MVE_DLSTP_32
    942752350U,	// MVE_DLSTP_64
    942753400U,	// MVE_DLSTP_8
    1210700118U,	// MVE_LCTP
    10577828U,	// MVE_LETP
    2674655U,	// MVE_LSLLi
    2674655U,	// MVE_LSLLr
    2674713U,	// MVE_LSRL
    942207411U,	// MVE_SQRSHR
    2756606U,	// MVE_SQRSHRL
    942206858U,	// MVE_SQSHL
    2674627U,	// MVE_SQSHLL
    942207418U,	// MVE_SRSHR
    2674694U,	// MVE_SRSHRL
    942206876U,	// MVE_UQRSHL
    2756561U,	// MVE_UQRSHLL
    942206864U,	// MVE_UQSHL
    2674634U,	// MVE_UQSHLL
    942207424U,	// MVE_URSHR
    2674701U,	// MVE_URSHRL
    11154389U,	// MVE_VABAVs16
    11678677U,	// MVE_VABAVs32
    12202965U,	// MVE_VABAVs8
    12727253U,	// MVE_VABAVu16
    13251541U,	// MVE_VABAVu32
    13775829U,	// MVE_VABAVu8
    8015183U,	// MVE_VABDf16
    8539471U,	// MVE_VABDf32
    11160911U,	// MVE_VABDs16
    11685199U,	// MVE_VABDs32
    12209487U,	// MVE_VABDs8
    12733775U,	// MVE_VABDu16
    13258063U,	// MVE_VABDu32
    13782351U,	// MVE_VABDu8
    8081957U,	// MVE_VABSf16
    8606245U,	// MVE_VABSf32
    11227685U,	// MVE_VABSs16
    11751973U,	// MVE_VABSs32
    12276261U,	// MVE_VABSs8
    14314770U,	// MVE_VADC
    14298883U,	// MVE_VADCI
    11692972U,	// MVE_VADDLVs32acc
    11686966U,	// MVE_VADDLVs32no_acc
    13265836U,	// MVE_VADDLVu32acc
    13259830U,	// MVE_VADDLVu32no_acc
    11160485U,	// MVE_VADDVs16acc
    11228189U,	// MVE_VADDVs16no_acc
    11684773U,	// MVE_VADDVs32acc
    11752477U,	// MVE_VADDVs32no_acc
    12209061U,	// MVE_VADDVs8acc
    12276765U,	// MVE_VADDVs8no_acc
    12733349U,	// MVE_VADDVu16acc
    12801053U,	// MVE_VADDVu16no_acc
    13257637U,	// MVE_VADDVu32acc
    13325341U,	// MVE_VADDVu32no_acc
    13781925U,	// MVE_VADDVu8acc
    13849629U,	// MVE_VADDVu8no_acc
    8015232U,	// MVE_VADD_qr_f16
    8539520U,	// MVE_VADD_qr_f32
    14830976U,	// MVE_VADD_qr_i16
    14306688U,	// MVE_VADD_qr_i32
    15355264U,	// MVE_VADD_qr_i8
    8015232U,	// MVE_VADDf16
    8539520U,	// MVE_VADDf32
    14830976U,	// MVE_VADDi16
    14306688U,	// MVE_VADDi32
    15355264U,	// MVE_VADDi8
    2772375U,	// MVE_VAND
    2772255U,	// MVE_VBIC
    14830879U,	// MVE_VBICimmi16
    14306591U,	// MVE_VBICimmi32
    676347U,	// MVE_VBRSR16
    1200635U,	// MVE_VBRSR32
    1724923U,	// MVE_VBRSR8
    8007003U,	// MVE_VCADDf16
    8531291U,	// MVE_VCADDf32
    14822747U,	// MVE_VCADDi16
    14298459U,	// MVE_VCADDi32
    15347035U,	// MVE_VCADDi8
    11227695U,	// MVE_VCLSs16
    11751983U,	// MVE_VCLSs32
    12276271U,	// MVE_VCLSs8
    14898684U,	// MVE_VCLZs16
    14374396U,	// MVE_VCLZs32
    15422972U,	// MVE_VCLZs8
    8022827U,	// MVE_VCMLAf16
    8547115U,	// MVE_VCMLAf32
    2021273882U,	// MVE_VCMPf16
    2021273882U,	// MVE_VCMPf16r
    2021798170U,	// MVE_VCMPf32
    2021798170U,	// MVE_VCMPf32r
    2028089626U,	// MVE_VCMPi16
    2028089626U,	// MVE_VCMPi16r
    2027565338U,	// MVE_VCMPi32
    2027565338U,	// MVE_VCMPi32r
    2028613914U,	// MVE_VCMPi8
    2028613914U,	// MVE_VCMPi8r
    2024419610U,	// MVE_VCMPs16
    2024419610U,	// MVE_VCMPs16r
    2024943898U,	// MVE_VCMPs32
    2024943898U,	// MVE_VCMPs32r
    2025468186U,	// MVE_VCMPs8
    2025468186U,	// MVE_VCMPs8r
    2025992474U,	// MVE_VCMPu16
    2025992474U,	// MVE_VCMPu16r
    2026516762U,	// MVE_VCMPu32
    2026516762U,	// MVE_VCMPu32r
    2027041050U,	// MVE_VCMPu8
    2027041050U,	// MVE_VCMPu8r
    8007733U,	// MVE_VCMULf16
    8532021U,	// MVE_VCMULf32
    940265819U,	// MVE_VCTP16
    940790107U,	// MVE_VCTP32
    955470171U,	// MVE_VCTP64
    941314395U,	// MVE_VCTP8
    888818876U,	// MVE_VCVTf16f32bh
    888820639U,	// MVE_VCVTf16f32th
    1291998129U,	// MVE_VCVTf16s16_fix
    1224954801U,	// MVE_VCVTf16s16n
    1292522417U,	// MVE_VCVTf16u16_fix
    1225479089U,	// MVE_VCVTf16u16n
    18042044U,	// MVE_VCVTf32f16bh
    18043807U,	// MVE_VCVTf32f16th
    1293570993U,	// MVE_VCVTf32s32_fix
    1226527665U,	// MVE_VCVTf32s32n
    1294095281U,	// MVE_VCVTf32u32_fix
    1227051953U,	// MVE_VCVTf32u32n
    1294619569U,	// MVE_VCVTs16f16_fix
    1227574137U,	// MVE_VCVTs16f16a
    1227575419U,	// MVE_VCVTs16f16m
    1227575515U,	// MVE_VCVTs16f16n
    1227575655U,	// MVE_VCVTs16f16p
    1227576241U,	// MVE_VCVTs16f16z
    1295143857U,	// MVE_VCVTs32f32_fix
    1228098425U,	// MVE_VCVTs32f32a
    1228099707U,	// MVE_VCVTs32f32m
    1228099803U,	// MVE_VCVTs32f32n
    1228099943U,	// MVE_VCVTs32f32p
    1228100529U,	// MVE_VCVTs32f32z
    1295668145U,	// MVE_VCVTu16f16_fix
    1228622713U,	// MVE_VCVTu16f16a
    1228623995U,	// MVE_VCVTu16f16m
    1228624091U,	// MVE_VCVTu16f16n
    1228624231U,	// MVE_VCVTu16f16p
    1228624817U,	// MVE_VCVTu16f16z
    1296192433U,	// MVE_VCVTu32f32_fix
    1229147001U,	// MVE_VCVTu32f32a
    1229148283U,	// MVE_VCVTu32f32m
    1229148379U,	// MVE_VCVTu32f32n
    1229148519U,	// MVE_VCVTu32f32p
    1229149105U,	// MVE_VCVTu32f32z
    12726637U,	// MVE_VDDUPu16
    13250925U,	// MVE_VDDUPu32
    13775213U,	// MVE_VDDUPu8
    741753U,	// MVE_VDUP16
    1266041U,	// MVE_VDUP32
    1790329U,	// MVE_VDUP8
    12743038U,	// MVE_VDWDUPu16
    13267326U,	// MVE_VDWDUPu32
    13791614U,	// MVE_VDWDUPu8
    2773464U,	// MVE_VEOR
    8008217U,	// MVE_VFMA_qr_Sf16
    8532505U,	// MVE_VFMA_qr_Sf32
    8006466U,	// MVE_VFMA_qr_f16
    8530754U,	// MVE_VFMA_qr_f32
    8006466U,	// MVE_VFMAf16
    8530754U,	// MVE_VFMAf32
    8008261U,	// MVE_VFMSf16
    8532549U,	// MVE_VFMSf32
    11160942U,	// MVE_VHADD_qr_s16
    11685230U,	// MVE_VHADD_qr_s32
    12209518U,	// MVE_VHADD_qr_s8
    12733806U,	// MVE_VHADD_qr_u16
    13258094U,	// MVE_VHADD_qr_u32
    13782382U,	// MVE_VHADD_qr_u8
    11160942U,	// MVE_VHADDs16
    11685230U,	// MVE_VHADDs32
    12209518U,	// MVE_VHADDs8
    12733806U,	// MVE_VHADDu16
    13258094U,	// MVE_VHADDu32
    13782382U,	// MVE_VHADDu8
    11152724U,	// MVE_VHCADDs16
    11677012U,	// MVE_VHCADDs32
    12201300U,	// MVE_VHCADDs8
    11160786U,	// MVE_VHSUB_qr_s16
    11685074U,	// MVE_VHSUB_qr_s32
    12209362U,	// MVE_VHSUB_qr_s8
    12733650U,	// MVE_VHSUB_qr_u16
    13257938U,	// MVE_VHSUB_qr_u32
    13782226U,	// MVE_VHSUB_qr_u8
    11160786U,	// MVE_VHSUBs16
    11685074U,	// MVE_VHSUBs32
    12209362U,	// MVE_VHSUBs8
    12733650U,	// MVE_VHSUBu16
    13257938U,	// MVE_VHSUBu32
    13782226U,	// MVE_VHSUBu8
    12726643U,	// MVE_VIDUPu16
    13250931U,	// MVE_VIDUPu32
    13775219U,	// MVE_VIDUPu8
    12743045U,	// MVE_VIWDUPu16
    13267333U,	// MVE_VIWDUPu32
    13791621U,	// MVE_VIWDUPu8
    21717869U,	// MVE_VLD20_16
    22242157U,	// MVE_VLD20_16_wb
    21716999U,	// MVE_VLD20_32
    22241287U,	// MVE_VLD20_32_wb
    21718505U,	// MVE_VLD20_8
    22242793U,	// MVE_VLD20_8_wb
    21717909U,	// MVE_VLD21_16
    22242197U,	// MVE_VLD21_16_wb
    21717065U,	// MVE_VLD21_32
    22241353U,	// MVE_VLD21_32_wb
    21718541U,	// MVE_VLD21_8
    22242829U,	// MVE_VLD21_8_wb
    21726081U,	// MVE_VLD40_16
    22250369U,	// MVE_VLD40_16_wb
    21725211U,	// MVE_VLD40_32
    22249499U,	// MVE_VLD40_32_wb
    21726715U,	// MVE_VLD40_8
    22251003U,	// MVE_VLD40_8_wb
    21726121U,	// MVE_VLD41_16
    22250409U,	// MVE_VLD41_16_wb
    21725277U,	// MVE_VLD41_32
    22249565U,	// MVE_VLD41_32_wb
    21726751U,	// MVE_VLD41_8
    22251039U,	// MVE_VLD41_8_wb
    21726141U,	// MVE_VLD42_16
    22250429U,	// MVE_VLD42_16_wb
    21725323U,	// MVE_VLD42_32
    22249611U,	// MVE_VLD42_32_wb
    21726769U,	// MVE_VLD42_8
    22251057U,	// MVE_VLD42_8_wb
    21726161U,	// MVE_VLD43_16
    22250449U,	// MVE_VLD43_16_wb
    21725356U,	// MVE_VLD43_32
    22249644U,	// MVE_VLD43_32_wb
    21726787U,	// MVE_VLD43_8
    22251075U,	// MVE_VLD43_8_wb
    11160706U,	// MVE_VLDRBS16
    950676610U,	// MVE_VLDRBS16_post
    950676610U,	// MVE_VLDRBS16_pre
    11160706U,	// MVE_VLDRBS16_rq
    11684994U,	// MVE_VLDRBS32
    951200898U,	// MVE_VLDRBS32_post
    951200898U,	// MVE_VLDRBS32_pre
    11684994U,	// MVE_VLDRBS32_rq
    12733570U,	// MVE_VLDRBU16
    952249474U,	// MVE_VLDRBU16_post
    952249474U,	// MVE_VLDRBU16_pre
    12733570U,	// MVE_VLDRBU16_rq
    13257858U,	// MVE_VLDRBU32
    952773762U,	// MVE_VLDRBU32_post
    952773762U,	// MVE_VLDRBU32_pre
    13257858U,	// MVE_VLDRBU32_rq
    13782146U,	// MVE_VLDRBU8
    953298050U,	// MVE_VLDRBU8_post
    953298050U,	// MVE_VLDRBU8_pre
    13782146U,	// MVE_VLDRBU8_rq
    22695324U,	// MVE_VLDRDU64_qi
    962211228U,	// MVE_VLDRDU64_qi_pre
    22695324U,	// MVE_VLDRDU64_rq
    22695324U,	// MVE_VLDRDU64_rq_u
    11685512U,	// MVE_VLDRHS32
    951201416U,	// MVE_VLDRHS32_post
    951201416U,	// MVE_VLDRHS32_pre
    11685512U,	// MVE_VLDRHS32_rq
    11685512U,	// MVE_VLDRHS32_rq_u
    12734088U,	// MVE_VLDRHU16
    952249992U,	// MVE_VLDRHU16_post
    952249992U,	// MVE_VLDRHU16_pre
    12734088U,	// MVE_VLDRHU16_rq
    12734088U,	// MVE_VLDRHU16_rq_u
    13258376U,	// MVE_VLDRHU32
    952774280U,	// MVE_VLDRHU32_post
    952774280U,	// MVE_VLDRHU32_pre
    13258376U,	// MVE_VLDRHU32_rq
    13258376U,	// MVE_VLDRHU32_rq_u
    13259887U,	// MVE_VLDRWU32
    952775791U,	// MVE_VLDRWU32_post
    952775791U,	// MVE_VLDRWU32_pre
    13259887U,	// MVE_VLDRWU32_qi
    952775791U,	// MVE_VLDRWU32_qi_pre
    13259887U,	// MVE_VLDRWU32_rq
    13259887U,	// MVE_VLDRWU32_rq_u
    950686742U,	// MVE_VMAXAVs16
    951211030U,	// MVE_VMAXAVs32
    951735318U,	// MVE_VMAXAVs8
    11160500U,	// MVE_VMAXAs16
    11684788U,	// MVE_VMAXAs32
    12209076U,	// MVE_VMAXAs8
    947540998U,	// MVE_VMAXNMAVf16
    948065286U,	// MVE_VMAXNMAVf32
    8014677U,	// MVE_VMAXNMAf16
    8538965U,	// MVE_VMAXNMAf32
    947541061U,	// MVE_VMAXNMVf16
    948065349U,	// MVE_VMAXNMVf32
    8015967U,	// MVE_VMAXNMf16
    8540255U,	// MVE_VMAXNMf32
    950686808U,	// MVE_VMAXVs16
    951211096U,	// MVE_VMAXVs32
    951735384U,	// MVE_VMAXVs8
    952259672U,	// MVE_VMAXVu16
    952783960U,	// MVE_VMAXVu32
    953308248U,	// MVE_VMAXVu8
    11162800U,	// MVE_VMAXs16
    11687088U,	// MVE_VMAXs32
    12211376U,	// MVE_VMAXs8
    12735664U,	// MVE_VMAXu16
    13259952U,	// MVE_VMAXu32
    13784240U,	// MVE_VMAXu8
    950686735U,	// MVE_VMINAVs16
    951211023U,	// MVE_VMINAVs32
    951735311U,	// MVE_VMINAVs8
    11160413U,	// MVE_VMINAs16
    11684701U,	// MVE_VMINAs32
    12208989U,	// MVE_VMINAs8
    947540989U,	// MVE_VMINNMAVf16
    948065277U,	// MVE_VMINNMAVf32
    8014669U,	// MVE_VMINNMAf16
    8538957U,	// MVE_VMINNMAf32
    947541053U,	// MVE_VMINNMVf16
    948065341U,	// MVE_VMINNMVf32
    8015960U,	// MVE_VMINNMf16
    8540248U,	// MVE_VMINNMf32
    950686797U,	// MVE_VMINVs16
    951211085U,	// MVE_VMINVs32
    951735373U,	// MVE_VMINVs8
    952259661U,	// MVE_VMINVu16
    952783949U,	// MVE_VMINVu32
    953308237U,	// MVE_VMINVu8
    11161765U,	// MVE_VMINs16
    11686053U,	// MVE_VMINs32
    12210341U,	// MVE_VMINs8
    12734629U,	// MVE_VMINu16
    13258917U,	// MVE_VMINu32
    13783205U,	// MVE_VMINu8
    11152255U,	// MVE_VMLADAVas16
    11676543U,	// MVE_VMLADAVas32
    12200831U,	// MVE_VMLADAVas8
    12725119U,	// MVE_VMLADAVau16
    13249407U,	// MVE_VMLADAVau32
    13773695U,	// MVE_VMLADAVau8
    11154641U,	// MVE_VMLADAVaxs16
    11678929U,	// MVE_VMLADAVaxs32
    12203217U,	// MVE_VMLADAVaxs8
    11162587U,	// MVE_VMLADAVs16
    11686875U,	// MVE_VMLADAVs32
    12211163U,	// MVE_VMLADAVs8
    12735451U,	// MVE_VMLADAVu16
    13259739U,	// MVE_VMLADAVu32
    13784027U,	// MVE_VMLADAVu8
    11163094U,	// MVE_VMLADAVxs16
    11687382U,	// MVE_VMLADAVxs32
    12211670U,	// MVE_VMLADAVxs8
    11176840U,	// MVE_VMLALDAVas16
    11701128U,	// MVE_VMLALDAVas32
    12749704U,	// MVE_VMLALDAVau16
    13273992U,	// MVE_VMLALDAVau32
    11179227U,	// MVE_VMLALDAVaxs16
    11703515U,	// MVE_VMLALDAVaxs32
    11154403U,	// MVE_VMLALDAVs16
    11678691U,	// MVE_VMLALDAVs32
    12727267U,	// MVE_VMLALDAVu16
    13251555U,	// MVE_VMLALDAVu32
    11154911U,	// MVE_VMLALDAVxs16
    11679199U,	// MVE_VMLALDAVxs32
    14823955U,	// MVE_VMLAS_qr_i16
    14299667U,	// MVE_VMLAS_qr_i32
    15348243U,	// MVE_VMLAS_qr_i8
    14822205U,	// MVE_VMLA_qr_i16
    14297917U,	// MVE_VMLA_qr_i32
    15346493U,	// MVE_VMLA_qr_i8
    11152284U,	// MVE_VMLSDAVas16
    11676572U,	// MVE_VMLSDAVas32
    12200860U,	// MVE_VMLSDAVas8
    11154673U,	// MVE_VMLSDAVaxs16
    11678961U,	// MVE_VMLSDAVaxs32
    12203249U,	// MVE_VMLSDAVaxs8
    11162613U,	// MVE_VMLSDAVs16
    11686901U,	// MVE_VMLSDAVs32
    12211189U,	// MVE_VMLSDAVs8
    11163123U,	// MVE_VMLSDAVxs16
    11687411U,	// MVE_VMLSDAVxs32
    12211699U,	// MVE_VMLSDAVxs8
    11176850U,	// MVE_VMLSLDAVas16
    11701138U,	// MVE_VMLSLDAVas32
    11179238U,	// MVE_VMLSLDAVaxs16
    11703526U,	// MVE_VMLSLDAVaxs32
    11154412U,	// MVE_VMLSLDAVs16
    11678700U,	// MVE_VMLSLDAVs32
    11154921U,	// MVE_VMLSLDAVxs16
    11679209U,	// MVE_VMLSLDAVxs32
    11226151U,	// MVE_VMOVLs16bh
    11227909U,	// MVE_VMOVLs16th
    12274727U,	// MVE_VMOVLs8bh
    12276485U,	// MVE_VMOVLs8th
    12799015U,	// MVE_VMOVLu16bh
    12800773U,	// MVE_VMOVLu16th
    13847591U,	// MVE_VMOVLu8bh
    13849349U,	// MVE_VMOVLu8th
    14830710U,	// MVE_VMOVNi16bh
    14832474U,	// MVE_VMOVNi16th
    14306422U,	// MVE_VMOVNi32bh
    14308186U,	// MVE_VMOVNi32th
    1111123U,	// MVE_VMOV_from_lane_32
    11072595U,	// MVE_VMOV_from_lane_s16
    12121171U,	// MVE_VMOV_from_lane_s8
    12645459U,	// MVE_VMOV_from_lane_u16
    13694035U,	// MVE_VMOV_from_lane_u8
    2757715U,	// MVE_VMOV_q_rr
    2675795U,	// MVE_VMOV_rr_q
    570451U,	// MVE_VMOV_to_lane_16
    1094739U,	// MVE_VMOV_to_lane_32
    1619027U,	// MVE_VMOV_to_lane_8
    8606803U,	// MVE_VMOVimmf32
    14898259U,	// MVE_VMOVimmi16
    14373971U,	// MVE_VMOVimmi32
    2103661651U,	// MVE_VMOVimmi64
    15422547U,	// MVE_VMOVimmi8
    11161218U,	// MVE_VMULHs16
    11685506U,	// MVE_VMULHs32
    12209794U,	// MVE_VMULHs8
    12734082U,	// MVE_VMULHu16
    13258370U,	// MVE_VMULHu32
    13782658U,	// MVE_VMULHu8
    23743515U,	// MVE_VMULLBp16
    24267803U,	// MVE_VMULLBp8
    11160603U,	// MVE_VMULLBs16
    11684891U,	// MVE_VMULLBs32
    12209179U,	// MVE_VMULLBs8
    12733467U,	// MVE_VMULLBu16
    13257755U,	// MVE_VMULLBu32
    13782043U,	// MVE_VMULLBu8
    23745278U,	// MVE_VMULLTp16
    24269566U,	// MVE_VMULLTp8
    11162366U,	// MVE_VMULLTs16
    11686654U,	// MVE_VMULLTs32
    12210942U,	// MVE_VMULLTs8
    12735230U,	// MVE_VMULLTu16
    13259518U,	// MVE_VMULLTu32
    13783806U,	// MVE_VMULLTu8
    8015943U,	// MVE_VMUL_qr_f16
    8540231U,	// MVE_VMUL_qr_f32
    14831687U,	// MVE_VMUL_qr_i16
    14307399U,	// MVE_VMUL_qr_i32
    15355975U,	// MVE_VMUL_qr_i8
    8015943U,	// MVE_VMULf16
    8540231U,	// MVE_VMULf32
    14831687U,	// MVE_VMULi16
    14307399U,	// MVE_VMULi32
    15355975U,	// MVE_VMULi8
    2838778U,	// MVE_VMVN
    14897402U,	// MVE_VMVNimmi16
    14373114U,	// MVE_VMVNimmi32
    8080908U,	// MVE_VNEGf16
    8605196U,	// MVE_VNEGf32
    11226636U,	// MVE_VNEGs16
    11750924U,	// MVE_VNEGs32
    12275212U,	// MVE_VNEGs8
    2773194U,	// MVE_VORN
    2773478U,	// MVE_VORR
    14832102U,	// MVE_VORRimmi16
    14307814U,	// MVE_VORRimmi32
    1210798945U,	// MVE_VPNOT
    2772864U,	// MVE_VPSEL
    1210823547U,	// MVE_VPST
    2028712807U,	// MVE_VPTv16i8
    2028712807U,	// MVE_VPTv16i8r
    2025567079U,	// MVE_VPTv16s8
    2025567079U,	// MVE_VPTv16s8r
    2027139943U,	// MVE_VPTv16u8
    2027139943U,	// MVE_VPTv16u8r
    2021897063U,	// MVE_VPTv4f32
    2021897063U,	// MVE_VPTv4f32r
    2027664231U,	// MVE_VPTv4i32
    2027664231U,	// MVE_VPTv4i32r
    2025042791U,	// MVE_VPTv4s32
    2025042791U,	// MVE_VPTv4s32r
    2026615655U,	// MVE_VPTv4u32
    2026615655U,	// MVE_VPTv4u32r
    2021372775U,	// MVE_VPTv8f16
    2021372775U,	// MVE_VPTv8f16r
    2028188519U,	// MVE_VPTv8i16
    2028188519U,	// MVE_VPTv8i16r
    2024518503U,	// MVE_VPTv8s16
    2024518503U,	// MVE_VPTv8s16r
    2026091367U,	// MVE_VPTv8u16
    2026091367U,	// MVE_VPTv8u16r
    11227679U,	// MVE_VQABSs16
    11751967U,	// MVE_VQABSs32
    12276255U,	// MVE_VQABSs8
    11160954U,	// MVE_VQADD_qr_s16
    11685242U,	// MVE_VQADD_qr_s32
    12209530U,	// MVE_VQADD_qr_s8
    12733818U,	// MVE_VQADD_qr_u16
    13258106U,	// MVE_VQADD_qr_u32
    13782394U,	// MVE_VQADD_qr_u8
    11160954U,	// MVE_VQADDs16
    11685242U,	// MVE_VQADDs32
    12209530U,	// MVE_VQADDs8
    12733818U,	// MVE_VQADDu16
    13258106U,	// MVE_VQADDu32
    13782394U,	// MVE_VQADDu8
    11154788U,	// MVE_VQDMLADHXs16
    11679076U,	// MVE_VQDMLADHXs32
    12203364U,	// MVE_VQDMLADHXs8
    11152959U,	// MVE_VQDMLADHs16
    11677247U,	// MVE_VQDMLADHs32
    12201535U,	// MVE_VQDMLADHs8
    11152926U,	// MVE_VQDMLAH_qrs16
    11677214U,	// MVE_VQDMLAH_qrs32
    12201502U,	// MVE_VQDMLAH_qrs8
    11153044U,	// MVE_VQDMLASH_qrs16
    11677332U,	// MVE_VQDMLASH_qrs32
    12201620U,	// MVE_VQDMLASH_qrs8
    11154809U,	// MVE_VQDMLSDHXs16
    11679097U,	// MVE_VQDMLSDHXs32
    12203385U,	// MVE_VQDMLSDHXs8
    11152978U,	// MVE_VQDMLSDHs16
    11677266U,	// MVE_VQDMLSDHs32
    12201554U,	// MVE_VQDMLSDHs8
    11161194U,	// MVE_VQDMULH_qr_s16
    11685482U,	// MVE_VQDMULH_qr_s32
    12209770U,	// MVE_VQDMULH_qr_s8
    11161194U,	// MVE_VQDMULHi16
    11685482U,	// MVE_VQDMULHi32
    12209770U,	// MVE_VQDMULHi8
    11160594U,	// MVE_VQDMULL_qr_s16bh
    11162357U,	// MVE_VQDMULL_qr_s16th
    11684882U,	// MVE_VQDMULL_qr_s32bh
    11686645U,	// MVE_VQDMULL_qr_s32th
    11160594U,	// MVE_VQDMULLs16bh
    11162357U,	// MVE_VQDMULLs16th
    11684882U,	// MVE_VQDMULLs32bh
    11686645U,	// MVE_VQDMULLs32th
    11160686U,	// MVE_VQMOVNs16bh
    11162450U,	// MVE_VQMOVNs16th
    11684974U,	// MVE_VQMOVNs32bh
    11686738U,	// MVE_VQMOVNs32th
    12733550U,	// MVE_VQMOVNu16bh
    12735314U,	// MVE_VQMOVNu16th
    13257838U,	// MVE_VQMOVNu32bh
    13259602U,	// MVE_VQMOVNu32th
    11160677U,	// MVE_VQMOVUNs16bh
    11162441U,	// MVE_VQMOVUNs16th
    11684965U,	// MVE_VQMOVUNs32bh
    11686729U,	// MVE_VQMOVUNs32th
    11226630U,	// MVE_VQNEGs16
    11750918U,	// MVE_VQNEGs32
    12275206U,	// MVE_VQNEGs8
    11154798U,	// MVE_VQRDMLADHXs16
    11679086U,	// MVE_VQRDMLADHXs32
    12203374U,	// MVE_VQRDMLADHXs8
    11152968U,	// MVE_VQRDMLADHs16
    11677256U,	// MVE_VQRDMLADHs32
    12201544U,	// MVE_VQRDMLADHs8
    11152934U,	// MVE_VQRDMLAH_qrs16
    11677222U,	// MVE_VQRDMLAH_qrs32
    12201510U,	// MVE_VQRDMLAH_qrs8
    11153053U,	// MVE_VQRDMLASH_qrs16
    11677341U,	// MVE_VQRDMLASH_qrs32
    12201629U,	// MVE_VQRDMLASH_qrs8
    11154819U,	// MVE_VQRDMLSDHXs16
    11679107U,	// MVE_VQRDMLSDHXs32
    12203395U,	// MVE_VQRDMLSDHXs8
    11152987U,	// MVE_VQRDMLSDHs16
    11677275U,	// MVE_VQRDMLSDHs32
    12201563U,	// MVE_VQRDMLSDHs8
    11161202U,	// MVE_VQRDMULH_qr_s16
    11685490U,	// MVE_VQRDMULH_qr_s32
    12209778U,	// MVE_VQRDMULH_qr_s8
    11161202U,	// MVE_VQRDMULHi16
    11685490U,	// MVE_VQRDMULHi32
    12209778U,	// MVE_VQRDMULHi8
    11161507U,	// MVE_VQRSHL_by_vecs16
    11685795U,	// MVE_VQRSHL_by_vecs32
    12210083U,	// MVE_VQRSHL_by_vecs8
    12734371U,	// MVE_VQRSHL_by_vecu16
    13258659U,	// MVE_VQRSHL_by_vecu32
    13782947U,	// MVE_VQRSHL_by_vecu8
    11161507U,	// MVE_VQRSHL_qrs16
    11685795U,	// MVE_VQRSHL_qrs32
    12210083U,	// MVE_VQRSHL_qrs8
    12734371U,	// MVE_VQRSHL_qru16
    13258659U,	// MVE_VQRSHL_qru32
    13782947U,	// MVE_VQRSHL_qru8
    11152442U,	// MVE_VQRSHRNbhs16
    11676730U,	// MVE_VQRSHRNbhs32
    12725306U,	// MVE_VQRSHRNbhu16
    13249594U,	// MVE_VQRSHRNbhu32
    11154206U,	// MVE_VQRSHRNths16
    11678494U,	// MVE_VQRSHRNths32
    12727070U,	// MVE_VQRSHRNthu16
    13251358U,	// MVE_VQRSHRNthu32
    11152475U,	// MVE_VQRSHRUNs16bh
    11154239U,	// MVE_VQRSHRUNs16th
    11676763U,	// MVE_VQRSHRUNs32bh
    11678527U,	// MVE_VQRSHRUNs32th
    11162574U,	// MVE_VQSHLU_imms16
    11686862U,	// MVE_VQSHLU_imms32
    12211150U,	// MVE_VQSHLU_imms8
    11161494U,	// MVE_VQSHL_by_vecs16
    11685782U,	// MVE_VQSHL_by_vecs32
    12210070U,	// MVE_VQSHL_by_vecs8
    12734358U,	// MVE_VQSHL_by_vecu16
    13258646U,	// MVE_VQSHL_by_vecu32
    13782934U,	// MVE_VQSHL_by_vecu8
    11161494U,	// MVE_VQSHL_qrs16
    11685782U,	// MVE_VQSHL_qrs32
    12210070U,	// MVE_VQSHL_qrs8
    12734358U,	// MVE_VQSHL_qru16
    13258646U,	// MVE_VQSHL_qru32
    13782934U,	// MVE_VQSHL_qru8
    11161494U,	// MVE_VQSHLimms16
    11685782U,	// MVE_VQSHLimms32
    12210070U,	// MVE_VQSHLimms8
    12734358U,	// MVE_VQSHLimmu16
    13258646U,	// MVE_VQSHLimmu32
    13782934U,	// MVE_VQSHLimmu8
    11152434U,	// MVE_VQSHRNbhs16
    11676722U,	// MVE_VQSHRNbhs32
    12725298U,	// MVE_VQSHRNbhu16
    13249586U,	// MVE_VQSHRNbhu32
    11154198U,	// MVE_VQSHRNths16
    11678486U,	// MVE_VQSHRNths32
    12727062U,	// MVE_VQSHRNthu16
    13251350U,	// MVE_VQSHRNthu32
    11152466U,	// MVE_VQSHRUNs16bh
    11154230U,	// MVE_VQSHRUNs16th
    11676754U,	// MVE_VQSHRUNs32bh
    11678518U,	// MVE_VQSHRUNs32th
    11160792U,	// MVE_VQSUB_qr_s16
    11685080U,	// MVE_VQSUB_qr_s32
    12209368U,	// MVE_VQSUB_qr_s8
    12733656U,	// MVE_VQSUB_qr_u16
    13257944U,	// MVE_VQSUB_qr_u32
    13782232U,	// MVE_VQSUB_qr_u8
    11160792U,	// MVE_VQSUBs16
    11685080U,	// MVE_VQSUBs32
    12209368U,	// MVE_VQSUBs8
    12733656U,	// MVE_VQSUBu16
    13257944U,	// MVE_VQSUBu32
    13782232U,	// MVE_VQSUBu8
    1788408U,	// MVE_VREV16_8
    739609U,	// MVE_VREV32_16
    1788185U,	// MVE_VREV32_8
    739695U,	// MVE_VREV64_16
    1263983U,	// MVE_VREV64_32
    1788271U,	// MVE_VREV64_8
    11160935U,	// MVE_VRHADDs16
    11685223U,	// MVE_VRHADDs32
    12209511U,	// MVE_VRHADDs8
    12733799U,	// MVE_VRHADDu16
    13258087U,	// MVE_VRHADDu32
    13782375U,	// MVE_VRHADDu8
    8080238U,	// MVE_VRINTf16A
    8081518U,	// MVE_VRINTf16M
    8081620U,	// MVE_VRINTf16N
    8081760U,	// MVE_VRINTf16P
    8082895U,	// MVE_VRINTf16X
    8082945U,	// MVE_VRINTf16Z
    8604526U,	// MVE_VRINTf32A
    8605806U,	// MVE_VRINTf32M
    8605908U,	// MVE_VRINTf32N
    8606048U,	// MVE_VRINTf32P
    8607183U,	// MVE_VRINTf32X
    8607233U,	// MVE_VRINTf32Z
    11700985U,	// MVE_VRMLALDAVHas32
    13273849U,	// MVE_VRMLALDAVHau32
    11703424U,	// MVE_VRMLALDAVHaxs32
    11677387U,	// MVE_VRMLALDAVHs32
    13250251U,	// MVE_VRMLALDAVHu32
    11679118U,	// MVE_VRMLALDAVHxs32
    11700997U,	// MVE_VRMLSLDAVHas32
    11703437U,	// MVE_VRMLSLDAVHaxs32
    11677398U,	// MVE_VRMLSLDAVHs32
    11679130U,	// MVE_VRMLSLDAVHxs32
    11161211U,	// MVE_VRMULHs16
    11685499U,	// MVE_VRMULHs32
    12209787U,	// MVE_VRMULHs8
    12734075U,	// MVE_VRMULHu16
    13258363U,	// MVE_VRMULHu32
    13782651U,	// MVE_VRMULHu8
    11161514U,	// MVE_VRSHL_by_vecs16
    11685802U,	// MVE_VRSHL_by_vecs32
    12210090U,	// MVE_VRSHL_by_vecs8
    12734378U,	// MVE_VRSHL_by_vecu16
    13258666U,	// MVE_VRSHL_by_vecu32
    13782954U,	// MVE_VRSHL_by_vecu8
    11161514U,	// MVE_VRSHL_qrs16
    11685802U,	// MVE_VRSHL_qrs32
    12210090U,	// MVE_VRSHL_qrs8
    12734378U,	// MVE_VRSHL_qru16
    13258666U,	// MVE_VRSHL_qru32
    13782954U,	// MVE_VRSHL_qru8
    14822467U,	// MVE_VRSHRNi16bh
    14824231U,	// MVE_VRSHRNi16th
    14298179U,	// MVE_VRSHRNi32bh
    14299943U,	// MVE_VRSHRNi32th
    11162054U,	// MVE_VRSHR_imms16
    11686342U,	// MVE_VRSHR_imms32
    12210630U,	// MVE_VRSHR_imms8
    12734918U,	// MVE_VRSHR_immu16
    13259206U,	// MVE_VRSHR_immu32
    13783494U,	// MVE_VRSHR_immu8
    14314765U,	// MVE_VSBC
    14298877U,	// MVE_VSBCI
    875195684U,	// MVE_VSHLC
    11160587U,	// MVE_VSHLL_imms16bh
    11162350U,	// MVE_VSHLL_imms16th
    12209163U,	// MVE_VSHLL_imms8bh
    12210926U,	// MVE_VSHLL_imms8th
    12733451U,	// MVE_VSHLL_immu16bh
    12735214U,	// MVE_VSHLL_immu16th
    13782027U,	// MVE_VSHLL_immu8bh
    13783790U,	// MVE_VSHLL_immu8th
    11226123U,	// MVE_VSHLL_lws16bh
    11227886U,	// MVE_VSHLL_lws16th
    12274699U,	// MVE_VSHLL_lws8bh
    12276462U,	// MVE_VSHLL_lws8th
    12798987U,	// MVE_VSHLL_lwu16bh
    12800750U,	// MVE_VSHLL_lwu16th
    13847563U,	// MVE_VSHLL_lwu8bh
    13849326U,	// MVE_VSHLL_lwu8th
    11161520U,	// MVE_VSHL_by_vecs16
    11685808U,	// MVE_VSHL_by_vecs32
    12210096U,	// MVE_VSHL_by_vecs8
    12734384U,	// MVE_VSHL_by_vecu16
    13258672U,	// MVE_VSHL_by_vecu32
    13782960U,	// MVE_VSHL_by_vecu8
    14831536U,	// MVE_VSHL_immi16
    14307248U,	// MVE_VSHL_immi32
    15355824U,	// MVE_VSHL_immi8
    11161520U,	// MVE_VSHL_qrs16
    11685808U,	// MVE_VSHL_qrs32
    12210096U,	// MVE_VSHL_qrs8
    12734384U,	// MVE_VSHL_qru16
    13258672U,	// MVE_VSHL_qru32
    13782960U,	// MVE_VSHL_qru8
    14822475U,	// MVE_VSHRNi16bh
    14824239U,	// MVE_VSHRNi16th
    14298187U,	// MVE_VSHRNi32bh
    14299951U,	// MVE_VSHRNi32th
    11162060U,	// MVE_VSHR_imms16
    11686348U,	// MVE_VSHR_imms32
    12210636U,	// MVE_VSHR_imms8
    12734924U,	// MVE_VSHR_immu16
    13259212U,	// MVE_VSHR_immu32
    13783500U,	// MVE_VSHR_immu8
    667409U,	// MVE_VSLIimm16
    1191697U,	// MVE_VSLIimm32
    1715985U,	// MVE_VSLIimm8
    667414U,	// MVE_VSRIimm16
    1191702U,	// MVE_VSRIimm32
    1715990U,	// MVE_VSRIimm8
    24863607U,	// MVE_VST20_16
    246647U,	// MVE_VST20_16_wb
    24862737U,	// MVE_VST20_32
    245777U,	// MVE_VST20_32_wb
    24864242U,	// MVE_VST20_8
    247282U,	// MVE_VST20_8_wb
    24863647U,	// MVE_VST21_16
    246687U,	// MVE_VST21_16_wb
    24862803U,	// MVE_VST21_32
    245843U,	// MVE_VST21_32_wb
    24864278U,	// MVE_VST21_8
    247318U,	// MVE_VST21_8_wb
    24871819U,	// MVE_VST40_16
    254859U,	// MVE_VST40_16_wb
    24870949U,	// MVE_VST40_32
    253989U,	// MVE_VST40_32_wb
    24872452U,	// MVE_VST40_8
    255492U,	// MVE_VST40_8_wb
    24871859U,	// MVE_VST41_16
    254899U,	// MVE_VST41_16_wb
    24871015U,	// MVE_VST41_32
    254055U,	// MVE_VST41_32_wb
    24872488U,	// MVE_VST41_8
    255528U,	// MVE_VST41_8_wb
    24871879U,	// MVE_VST42_16
    254919U,	// MVE_VST42_16_wb
    24871061U,	// MVE_VST42_32
    254101U,	// MVE_VST42_32_wb
    24872506U,	// MVE_VST42_8
    255546U,	// MVE_VST42_8_wb
    24871899U,	// MVE_VST43_16
    254939U,	// MVE_VST43_16_wb
    24871094U,	// MVE_VST43_32
    254134U,	// MVE_VST43_32_wb
    24872524U,	// MVE_VST43_8
    255564U,	// MVE_VST43_8_wb
    674952U,	// MVE_VSTRB16
    940190856U,	// MVE_VSTRB16_post
    940190856U,	// MVE_VSTRB16_pre
    674952U,	// MVE_VSTRB16_rq
    1199240U,	// MVE_VSTRB32
    940715144U,	// MVE_VSTRB32_post
    940715144U,	// MVE_VSTRB32_pre
    1199240U,	// MVE_VSTRB32_rq
    1723528U,	// MVE_VSTRB8_rq
    1723528U,	// MVE_VSTRBU8
    941239432U,	// MVE_VSTRBU8_post
    941239432U,	// MVE_VSTRBU8_pre
    15879586U,	// MVE_VSTRD64_qi
    955395490U,	// MVE_VSTRD64_qi_pre
    15879586U,	// MVE_VSTRD64_rq
    15879586U,	// MVE_VSTRD64_rq_u
    675470U,	// MVE_VSTRH16_rq
    675470U,	// MVE_VSTRH16_rq_u
    1199758U,	// MVE_VSTRH32
    940715662U,	// MVE_VSTRH32_post
    940715662U,	// MVE_VSTRH32_pre
    1199758U,	// MVE_VSTRH32_rq
    1199758U,	// MVE_VSTRH32_rq_u
    675470U,	// MVE_VSTRHU16
    940191374U,	// MVE_VSTRHU16_post
    940191374U,	// MVE_VSTRHU16_pre
    1201269U,	// MVE_VSTRW32_qi
    940717173U,	// MVE_VSTRW32_qi_pre
    1201269U,	// MVE_VSTRW32_rq
    1201269U,	// MVE_VSTRW32_rq_u
    1201269U,	// MVE_VSTRWU32
    940717173U,	// MVE_VSTRWU32_post
    940717173U,	// MVE_VSTRWU32_pre
    8015070U,	// MVE_VSUB_qr_f16
    8539358U,	// MVE_VSUB_qr_f32
    14830814U,	// MVE_VSUB_qr_i16
    14306526U,	// MVE_VSUB_qr_i32
    15355102U,	// MVE_VSUB_qr_i8
    8015070U,	// MVE_VSUBf16
    8539358U,	// MVE_VSUBf32
    14830814U,	// MVE_VSUBi16
    14306526U,	// MVE_VSUBi32
    15355102U,	// MVE_VSUBi8
    942752751U,	// MVE_WLSTP_16
    942751998U,	// MVE_WLSTP_32
    942752360U,	// MVE_WLSTP_64
    942753409U,	// MVE_WLSTP_8
    2658555U,	// MVNi
    2658555U,	// MVNr
    2633979U,	// MVNsi
    2691323U,	// MVNsr
    942752186U,	// NEON_VMAXNMNDf
    942753081U,	// NEON_VMAXNMNDh
    942752186U,	// NEON_VMAXNMNQf
    942753081U,	// NEON_VMAXNMNQh
    942752174U,	// NEON_VMINNMNDf
    942753069U,	// NEON_VMINNMNDh
    942752174U,	// NEON_VMINNMNQf
    942753069U,	// NEON_VMINNMNQh
    2634215U,	// ORRri
    2634215U,	// ORRrr
    2691559U,	// ORRrsi
    78311U,	// ORRrsr
    2667156U,	// PKHBT
    2665639U,	// PKHTB
    264176U,	// PLDWi12
    272368U,	// PLDWrs
    264010U,	// PLDi12
    272202U,	// PLDrs
    264056U,	// PLIi12
    272248U,	// PLIrs
    2682235U,	// QADD
    2681301U,	// QADD16
    2681404U,	// QADD8
    2684352U,	// QASX
    2682209U,	// QDADD
    2682060U,	// QDSUB
    2684098U,	// QSAX
    2682073U,	// QSUB
    2681263U,	// QSUB16
    2681365U,	// QSUB8
    2650847U,	// RBIT
    2651171U,	// REV
    2648569U,	// REV16
    2649787U,	// REVSH
    4802283U,	// RFEDA
    25249515U,	// RFEDA_UPD
    4802314U,	// RFEDB
    25249546U,	// RFEDB_UPD
    4802290U,	// RFEIA
    25249522U,	// RFEIA_UPD
    4802321U,	// RFEIB
    25249553U,	// RFEIB_UPD
    2632856U,	// RSBri
    2632856U,	// RSBrr
    2690200U,	// RSBrsi
    76952U,	// RSBrsr
    2633015U,	// RSCri
    2633015U,	// RSCrr
    2690359U,	// RSCrsi
    77111U,	// RSCrsr
    2681308U,	// SADD16
    2681410U,	// SADD8
    2684357U,	// SASX
    3215U,	// SB
    2632974U,	// SBCri
    2632974U,	// SBCrr
    2690318U,	// SBCrsi
    77070U,	// SBCrsr
    2667866U,	// SBFX
    2683943U,	// SDIV
    2682754U,	// SEL
    280399U,	// SETEND
    4802460U,	// SETPAN
    875643072U,	// SHA1C
    942751946U,	// SHA1H
    875643104U,	// SHA1M
    875643114U,	// SHA1P
    875642927U,	// SHA1SU0
    875642993U,	// SHA1SU1
    875643092U,	// SHA256H
    875643039U,	// SHA256H2
    875642939U,	// SHA256SU0
    875643005U,	// SHA256SU1
    2681284U,	// SHADD16
    2681389U,	// SHADD8
    2684339U,	// SHASX
    2684085U,	// SHSAX
    2681246U,	// SHSUB16
    2681350U,	// SHSUB8
    2731306U,	// SMC
    2665419U,	// SMLABB
    2667149U,	// SMLABT
    2665795U,	// SMLAD
    2667792U,	// SMLADX
    290630U,	// SMLAL
    2755538U,	// SMLALBB
    2757274U,	// SMLALBT
    2755973U,	// SMLALD
    2757918U,	// SMLALDX
    2755757U,	// SMLALTB
    2757516U,	// SMLALTT
    2665632U,	// SMLATB
    2667397U,	// SMLATT
    2665699U,	// SMLAWB
    2667451U,	// SMLAWT
    2665896U,	// SMLSD
    2667822U,	// SMLSDX
    2755984U,	// SMLSLD
    2757926U,	// SMLSLDX
    2665265U,	// SMMLA
    2666911U,	// SMMLAR
    2667060U,	// SMMLS
    2666991U,	// SMMLSR
    2682939U,	// SMMUL
    2683345U,	// SMMULR
    2682185U,	// SMUAD
    2684183U,	// SMUADX
    2681818U,	// SMULBB
    2683554U,	// SMULBT
    2691052U,	// SMULL
    2682037U,	// SMULTB
    2683796U,	// SMULTT
    2682090U,	// SMULWB
    2683842U,	// SMULWT
    2682286U,	// SMUSD
    2684213U,	// SMUSDX
    4802618U,	// SRSDA
    4802570U,	// SRSDA_UPD
    4802640U,	// SRSDB
    4802594U,	// SRSDB_UPD
    4802629U,	// SRSIA
    4802582U,	// SRSIA_UPD
    4802651U,	// SRSIB
    4802606U,	// SRSIB_UPD
    2667134U,	// SSAT
    2681322U,	// SSAT16
    2684103U,	// SSAX
    2681270U,	// SSUB16
    2681371U,	// SSUB8
    1620223881U,	// STC2L_OFFSET
    1687332745U,	// STC2L_OPTION
    1687332745U,	// STC2L_POST
    1754441609U,	// STC2L_PRE
    1620222521U,	// STC2_OFFSET
    1687331385U,	// STC2_OPTION
    1687331385U,	// STC2_POST
    1754440249U,	// STC2_PRE
    1344843624U,	// STCL_OFFSET
    1344843624U,	// STCL_OPTION
    1344843624U,	// STCL_POST
    1344843624U,	// STCL_PRE
    1344843067U,	// STC_OFFSET
    1344843067U,	// STC_OPTION
    1344843067U,	// STC_POST
    1344843067U,	// STC_PRE
    2650161U,	// STL
    2649122U,	// STLB
    2684226U,	// STLEX
    2682104U,	// STLEXB
    2682299U,	// STLEXD
    2682600U,	// STLEXH
    2649701U,	// STLH
    2730739U,	// STMDA
    942172915U,	// STMDA_UPD
    2730995U,	// STMDB
    942173171U,	// STMDB_UPD
    2732151U,	// STMIA
    942174327U,	// STMIA_UPD
    2731013U,	// STMIB
    942173189U,	// STMIB_UPD
    942199471U,	// STRBT_POST_IMM
    942199471U,	// STRBT_POST_REG
    942197897U,	// STRB_POST_IMM
    942197897U,	// STRB_POST_REG
    942189705U,	// STRB_PRE_IMM
    942197897U,	// STRB_PRE_REG
    2681993U,	// STRBi12
    2665609U,	// STRBrs
    2674083U,	// STRD
    942280099U,	// STRD_POST
    942280099U,	// STRD_PRE
    2684244U,	// STREX
    2682118U,	// STREXB
    2682313U,	// STREXD
    2682614U,	// STREXH
    2666127U,	// STRH
    942191314U,	// STRHTi
    942199506U,	// STRHTr
    942198415U,	// STRH_POST
    942198415U,	// STRH_PRE
    942199670U,	// STRT_POST_IMM
    942199670U,	// STRT_POST_REG
    942199305U,	// STR_POST_IMM
    942199305U,	// STR_POST_REG
    942191113U,	// STR_PRE_IMM
    942199305U,	// STR_PRE_REG
    2683401U,	// STRi12
    2667017U,	// STRrs
    2632910U,	// SUBri
    2632910U,	// SUBrr
    2690254U,	// SUBrsi
    77006U,	// SUBrsr
    2731327U,	// SVC
    2683277U,	// SWP
    2681981U,	// SWPB
    2665407U,	// SXTAB
    2664832U,	// SXTAB16
    2666031U,	// SXTAH
    2682050U,	// SXTB
    2681232U,	// SXTB16
    2682561U,	// SXTH
    2650523U,	// TEQri
    2650523U,	// TEQrr
    2683291U,	// TEQrsi
    2666907U,	// TEQrsr
    4364U,	// TRAP
    296743U,	// TSB
    2651009U,	// TSTri
    2651009U,	// TSTrr
    2683777U,	// TSTrsi
    2667393U,	// TSTrsr
    2681315U,	// UADD16
    2681416U,	// UADD8
    2684362U,	// UASX
    2667871U,	// UBFX
    4802395U,	// UDF
    2683948U,	// UDIV
    2681292U,	// UHADD16
    2681396U,	// UHADD8
    2684345U,	// UHASX
    2684091U,	// UHSAX
    2681254U,	// UHSUB16
    2681357U,	// UHSUB8
    2756395U,	// UMAAL
    290636U,	// UMLAL
    2691058U,	// UMULL
    2681300U,	// UQADD16
    2681403U,	// UQADD8
    2684351U,	// UQASX
    2684097U,	// UQSAX
    2681262U,	// UQSUB16
    2681364U,	// UQSUB8
    2681383U,	// USAD8
    2664959U,	// USADA8
    2667139U,	// USAT
    2681329U,	// USAT16
    2684108U,	// USAX
    2681277U,	// USUB16
    2681377U,	// USUB8
    2665413U,	// UXTAB
    2664840U,	// UXTAB16
    2666037U,	// UXTAH
    2682055U,	// UXTB
    2681239U,	// UXTB16
    2682566U,	// UXTH
    11579185U,	// VABALsv2i64
    11054897U,	// VABALsv4i32
    12103473U,	// VABALsv8i16
    13152049U,	// VABALuv2i64
    12627761U,	// VABALuv4i32
    13676337U,	// VABALuv8i16
    12102354U,	// VABAsv16i8
    11578066U,	// VABAsv2i32
    11053778U,	// VABAsv4i16
    11578066U,	// VABAsv4i32
    11053778U,	// VABAsv8i16
    12102354U,	// VABAsv8i8
    13675218U,	// VABAuv16i8
    13150930U,	// VABAuv2i32
    12626642U,	// VABAuv4i16
    13150930U,	// VABAuv4i32
    12626642U,	// VABAuv8i16
    13675218U,	// VABAuv8i8
    11595629U,	// VABDLsv2i64
    11071341U,	// VABDLsv4i32
    12119917U,	// VABDLsv8i16
    13168493U,	// VABDLuv2i64
    12644205U,	// VABDLuv4i32
    13692781U,	// VABDLuv8i16
    8449359U,	// VABDfd
    8449359U,	// VABDfq
    7925071U,	// VABDhd
    7925071U,	// VABDhq
    12119375U,	// VABDsv16i8
    11595087U,	// VABDsv2i32
    11070799U,	// VABDsv4i16
    11595087U,	// VABDsv4i32
    11070799U,	// VABDsv8i16
    12119375U,	// VABDsv8i8
    13692239U,	// VABDuv16i8
    13167951U,	// VABDuv2i32
    12643663U,	// VABDuv4i16
    13167951U,	// VABDuv4i32
    12643663U,	// VABDuv8i16
    13692239U,	// VABDuv8i8
    1282437669U,	// VABSD
    7893541U,	// VABSH
    8417829U,	// VABSS
    8417829U,	// VABSfd
    8417829U,	// VABSfq
    7893541U,	// VABShd
    7893541U,	// VABShq
    12087845U,	// VABSv16i8
    11563557U,	// VABSv2i32
    11039269U,	// VABSv4i16
    11563557U,	// VABSv4i32
    11039269U,	// VABSv8i16
    12087845U,	// VABSv8i8
    8449488U,	// VACGEfd
    8449488U,	// VACGEfq
    7925200U,	// VACGEhd
    7925200U,	// VACGEhq
    8450753U,	// VACGTfd
    8450753U,	// VACGTfq
    7926465U,	// VACGThd
    7926465U,	// VACGThq
    1282469248U,	// VADDD
    7925120U,	// VADDH
    962654360U,	// VADDHNv2i32
    14217368U,	// VADDHNv4i16
    14741656U,	// VADDHNv8i8
    11595642U,	// VADDLsv2i64
    11071354U,	// VADDLsv4i32
    12119930U,	// VADDLsv8i16
    13168506U,	// VADDLuv2i64
    12644218U,	// VADDLuv4i32
    13692794U,	// VADDLuv8i16
    8449408U,	// VADDS
    11596900U,	// VADDWsv2i64
    11072612U,	// VADDWsv4i32
    12121188U,	// VADDWsv8i16
    13169764U,	// VADDWuv2i64
    12645476U,	// VADDWuv4i32
    13694052U,	// VADDWuv8i16
    8449408U,	// VADDfd
    8449408U,	// VADDfq
    7925120U,	// VADDhd
    7925120U,	// VADDhq
    15265152U,	// VADDv16i8
    962653568U,	// VADDv1i64
    14216576U,	// VADDv2i32
    962653568U,	// VADDv2i64
    14740864U,	// VADDv4i16
    14216576U,	// VADDv4i32
    14740864U,	// VADDv8i16
    15265152U,	// VADDv8i8
    2682263U,	// VANDd
    2682263U,	// VANDq
    1010394566U,	// VBF16MALBQ
    1010394566U,	// VBF16MALBQI
    1010394578U,	// VBF16MALTQ
    1010394578U,	// VBF16MALTQI
    2682143U,	// VBICd
    14216479U,	// VBICiv2i32
    14740767U,	// VBICiv4i16
    14216479U,	// VBICiv4i32
    14740767U,	// VBICiv8i16
    2682143U,	// VBICq
    2665976U,	// VBIFd
    2665976U,	// VBIFq
    2667236U,	// VBITd
    2667236U,	// VBITq
    2666526U,	// VBSLd
    2666526U,	// VBSLq
    0U,	// VBSPd
    0U,	// VBSPq
    942752151U,	// VCADDv2f32
    942753024U,	// VCADDv4f16
    942752151U,	// VCADDv4f32
    942753024U,	// VCADDv8f16
    8450454U,	// VCEQfd
    8450454U,	// VCEQfq
    7926166U,	// VCEQhd
    7926166U,	// VCEQhq
    15266198U,	// VCEQv16i8
    14217622U,	// VCEQv2i32
    14741910U,	// VCEQv4i16
    14217622U,	// VCEQv4i32
    14741910U,	// VCEQv8i16
    15266198U,	// VCEQv8i8
    15233430U,	// VCEQzv16i8
    8417686U,	// VCEQzv2f32
    14184854U,	// VCEQzv2i32
    7893398U,	// VCEQzv4f16
    8417686U,	// VCEQzv4f32
    14709142U,	// VCEQzv4i16
    14184854U,	// VCEQzv4i32
    7893398U,	// VCEQzv8f16
    14709142U,	// VCEQzv8i16
    15233430U,	// VCEQzv8i8
    8449494U,	// VCGEfd
    8449494U,	// VCGEfq
    7925206U,	// VCGEhd
    7925206U,	// VCGEhq
    12119510U,	// VCGEsv16i8
    11595222U,	// VCGEsv2i32
    11070934U,	// VCGEsv4i16
    11595222U,	// VCGEsv4i32
    11070934U,	// VCGEsv8i16
    12119510U,	// VCGEsv8i8
    13692374U,	// VCGEuv16i8
    13168086U,	// VCGEuv2i32
    12643798U,	// VCGEuv4i16
    13168086U,	// VCGEuv4i32
    12643798U,	// VCGEuv8i16
    13692374U,	// VCGEuv8i8
    12086742U,	// VCGEzv16i8
    8416726U,	// VCGEzv2f32
    11562454U,	// VCGEzv2i32
    7892438U,	// VCGEzv4f16
    8416726U,	// VCGEzv4f32
    11038166U,	// VCGEzv4i16
    11562454U,	// VCGEzv4i32
    7892438U,	// VCGEzv8f16
    11038166U,	// VCGEzv8i16
    12086742U,	// VCGEzv8i8
    8450759U,	// VCGTfd
    8450759U,	// VCGTfq
    7926471U,	// VCGThd
    7926471U,	// VCGThq
    12120775U,	// VCGTsv16i8
    11596487U,	// VCGTsv2i32
    11072199U,	// VCGTsv4i16
    11596487U,	// VCGTsv4i32
    11072199U,	// VCGTsv8i16
    12120775U,	// VCGTsv8i8
    13693639U,	// VCGTuv16i8
    13169351U,	// VCGTuv2i32
    12645063U,	// VCGTuv4i16
    13169351U,	// VCGTuv4i32
    12645063U,	// VCGTuv8i16
    13693639U,	// VCGTuv8i8
    12088007U,	// VCGTzv16i8
    8417991U,	// VCGTzv2f32
    11563719U,	// VCGTzv2i32
    7893703U,	// VCGTzv4f16
    8417991U,	// VCGTzv4f32
    11039431U,	// VCGTzv4i16
    11563719U,	// VCGTzv4i32
    7893703U,	// VCGTzv8f16
    11039431U,	// VCGTzv8i16
    12088007U,	// VCGTzv8i8
    12086747U,	// VCLEzv16i8
    8416731U,	// VCLEzv2f32
    11562459U,	// VCLEzv2i32
    7892443U,	// VCLEzv4f16
    8416731U,	// VCLEzv4f32
    11038171U,	// VCLEzv4i16
    11562459U,	// VCLEzv4i32
    7892443U,	// VCLEzv8f16
    11038171U,	// VCLEzv8i16
    12086747U,	// VCLEzv8i8
    12087855U,	// VCLSv16i8
    11563567U,	// VCLSv2i32
    11039279U,	// VCLSv4i16
    11563567U,	// VCLSv4i32
    11039279U,	// VCLSv8i16
    12087855U,	// VCLSv8i8
    12088041U,	// VCLTzv16i8
    8418025U,	// VCLTzv2f32
    11563753U,	// VCLTzv2i32
    7893737U,	// VCLTzv4f16
    8418025U,	// VCLTzv4f32
    11039465U,	// VCLTzv4i16
    11563753U,	// VCLTzv4i32
    7893737U,	// VCLTzv8f16
    11039465U,	// VCLTzv8i16
    12088041U,	// VCLTzv8i8
    15234556U,	// VCLZv16i8
    14185980U,	// VCLZv2i32
    14710268U,	// VCLZv4i16
    14185980U,	// VCLZv4i32
    14710268U,	// VCLZv8i16
    15234556U,	// VCLZv8i8
    875643264U,	// VCMLAv2f32
    875643264U,	// VCMLAv2f32_indexed
    875644137U,	// VCMLAv4f16
    875644137U,	// VCMLAv4f16_indexed
    875643264U,	// VCMLAv4f32
    875643264U,	// VCMLAv4f32_indexed
    875644137U,	// VCMLAv8f16
    875644137U,	// VCMLAv8f16_indexed
    1282437402U,	// VCMPD
    1282436583U,	// VCMPED
    7892455U,	// VCMPEH
    8416743U,	// VCMPES
    2154933735U,	// VCMPEZD
    7974375U,	// VCMPEZH
    8498663U,	// VCMPEZS
    7893274U,	// VCMPH
    8417562U,	// VCMPS
    2154934554U,	// VCMPZD
    7975194U,	// VCMPZH
    8499482U,	// VCMPZS
    1602316U,	// VCNTd
    1602316U,	// VCNTq
    942752008U,	// VCVTANSDf
    942752881U,	// VCVTANSDh
    942752008U,	// VCVTANSQf
    942752881U,	// VCVTANSQh
    942752068U,	// VCVTANUDf
    942752941U,	// VCVTANUDh
    942752068U,	// VCVTANUQf
    942752941U,	// VCVTANUQh
    942752370U,	// VCVTASD
    942752761U,	// VCVTASH
    942752008U,	// VCVTASS
    942752430U,	// VCVTAUD
    942752821U,	// VCVTAUH
    942752068U,	// VCVTAUS
    25750716U,	// VCVTBDH
    26242236U,	// VCVTBHD
    17853628U,	// VCVTBHS
    888728764U,	// VCVTBSH
    26768305U,	// VCVTDS
    942752023U,	// VCVTMNSDf
    942752896U,	// VCVTMNSDh
    942752023U,	// VCVTMNSQf
    942752896U,	// VCVTMNSQh
    942752083U,	// VCVTMNUDf
    942752956U,	// VCVTMNUDh
    942752083U,	// VCVTMNUQf
    942752956U,	// VCVTMNUQh
    942752385U,	// VCVTMSD
    942752776U,	// VCVTMSH
    942752023U,	// VCVTMSS
    942752445U,	// VCVTMUD
    942752836U,	// VCVTMUH
    942752083U,	// VCVTMUS
    942752038U,	// VCVTNNSDf
    942752911U,	// VCVTNNSDh
    942752038U,	// VCVTNNSQf
    942752911U,	// VCVTNNSQh
    942752098U,	// VCVTNNUDf
    942752971U,	// VCVTNNUDh
    942752098U,	// VCVTNNUQf
    942752971U,	// VCVTNNUQh
    942752400U,	// VCVTNSD
    942752791U,	// VCVTNSH
    942752038U,	// VCVTNSS
    942752460U,	// VCVTNUD
    942752851U,	// VCVTNUH
    942752098U,	// VCVTNUS
    942752053U,	// VCVTPNSDf
    942752926U,	// VCVTPNSDh
    942752053U,	// VCVTPNSQf
    942752926U,	// VCVTPNSQh
    942752113U,	// VCVTPNUDf
    942752986U,	// VCVTPNUDh
    942752113U,	// VCVTPNUQf
    942752986U,	// VCVTPNUQh
    942752415U,	// VCVTPSD
    942752806U,	// VCVTPSH
    942752053U,	// VCVTPSS
    942752475U,	// VCVTPUD
    942752866U,	// VCVTPUH
    942752113U,	// VCVTPUS
    27292593U,	// VCVTSD
    25752479U,	// VCVTTDH
    26243999U,	// VCVTTHD
    17855391U,	// VCVTTHS
    888730527U,	// VCVTTSH
    955806641U,	// VCVTf2h
    1227912113U,	// VCVTf2sd
    1227912113U,	// VCVTf2sq
    1228960689U,	// VCVTf2ud
    1228960689U,	// VCVTf2uq
    1295053745U,	// VCVTf2xsd
    1295053745U,	// VCVTf2xsq
    1296102321U,	// VCVTf2xud
    1296102321U,	// VCVTf2xuq
    17855409U,	// VCVTh2f
    1227387825U,	// VCVTh2sd
    1227387825U,	// VCVTh2sq
    1228436401U,	// VCVTh2ud
    1228436401U,	// VCVTh2uq
    1294529457U,	// VCVTh2xsd
    1294529457U,	// VCVTh2xsq
    1295578033U,	// VCVTh2xud
    1295578033U,	// VCVTh2xuq
    1226339249U,	// VCVTs2fd
    1226339249U,	// VCVTs2fq
    1224766385U,	// VCVTs2hd
    1224766385U,	// VCVTs2hq
    1226863537U,	// VCVTu2fd
    1226863537U,	// VCVTu2fq
    1225290673U,	// VCVTu2hd
    1225290673U,	// VCVTu2hq
    1293480881U,	// VCVTxs2fd
    1293480881U,	// VCVTxs2fq
    1291908017U,	// VCVTxs2hd
    1291908017U,	// VCVTxs2hq
    1294005169U,	// VCVTxu2fd
    1294005169U,	// VCVTxu2fq
    1292432305U,	// VCVTxu2hd
    1292432305U,	// VCVTxu2hq
    1282470961U,	// VDIVD
    7926833U,	// VDIVH
    8451121U,	// VDIVS
    553337U,	// VDUP16d
    553337U,	// VDUP16q
    1077625U,	// VDUP32d
    1077625U,	// VDUP32q
    1601913U,	// VDUP8d
    1601913U,	// VDUP8q
    586105U,	// VDUPLN16d
    586105U,	// VDUPLN16q
    1110393U,	// VDUPLN32d
    1110393U,	// VDUPLN32q
    1634681U,	// VDUPLN8d
    1634681U,	// VDUPLN8q
    2683352U,	// VEORd
    2683352U,	// VEORq
    570313U,	// VEXTd16
    1094601U,	// VEXTd32
    1618889U,	// VEXTd8
    570313U,	// VEXTq16
    1094601U,	// VEXTq32
    15774665U,	// VEXTq64
    1618889U,	// VEXTq8
    1282452290U,	// VFMAD
    7908162U,	// VFMAH
    942753047U,	// VFMALD
    942753047U,	// VFMALDI
    942753047U,	// VFMALQ
    942753047U,	// VFMALQI
    8432450U,	// VFMAS
    8432450U,	// VFMAfd
    8432450U,	// VFMAfq
    7908162U,	// VFMAhd
    7908162U,	// VFMAhq
    1282454085U,	// VFMSD
    7909957U,	// VFMSH
    942753058U,	// VFMSLD
    942753058U,	// VFMSLDI
    942753058U,	// VFMSLQ
    942753058U,	// VFMSLQI
    8434245U,	// VFMSS
    8434245U,	// VFMSfd
    8434245U,	// VFMSfq
    7909957U,	// VFMShd
    7909957U,	// VFMShq
    1282452295U,	// VFNMAD
    7908167U,	// VFNMAH
    8432455U,	// VFNMAS
    1282454090U,	// VFNMSD
    7909962U,	// VFNMSH
    8434250U,	// VFNMSS
    942752526U,	// VFP_VMAXNMD
    942753081U,	// VFP_VMAXNMH
    942752186U,	// VFP_VMAXNMS
    942752514U,	// VFP_VMINNMD
    942753069U,	// VFP_VMINNMH
    942752174U,	// VFP_VMINNMS
    1111123U,	// VGETLNi32
    11072595U,	// VGETLNs16
    12121171U,	// VGETLNs8
    12645459U,	// VGETLNu16
    13694035U,	// VGETLNu8
    12119406U,	// VHADDsv16i8
    11595118U,	// VHADDsv2i32
    11070830U,	// VHADDsv4i16
    11595118U,	// VHADDsv4i32
    11070830U,	// VHADDsv8i16
    12119406U,	// VHADDsv8i8
    13692270U,	// VHADDuv16i8
    13167982U,	// VHADDuv2i32
    12643694U,	// VHADDuv4i16
    13167982U,	// VHADDuv4i32
    12643694U,	// VHADDuv8i16
    13692270U,	// VHADDuv8i8
    12119250U,	// VHSUBsv16i8
    11594962U,	// VHSUBsv2i32
    11070674U,	// VHSUBsv4i16
    11594962U,	// VHSUBsv4i32
    11070674U,	// VHSUBsv8i16
    12119250U,	// VHSUBsv8i8
    13692114U,	// VHSUBuv16i8
    13167826U,	// VHSUBuv2i32
    12643538U,	// VHSUBuv4i16
    13167826U,	// VHSUBuv4i32
    12643538U,	// VHSUBuv8i16
    13692114U,	// VHSUBuv8i8
    875644277U,	// VINSH
    1235776427U,	// VJCVT
    2215176452U,	// VLD1DUPd16
    2215160068U,	// VLD1DUPd16wb_fixed
    2215168260U,	// VLD1DUPd16wb_register
    2215700740U,	// VLD1DUPd32
    2215684356U,	// VLD1DUPd32wb_fixed
    2215692548U,	// VLD1DUPd32wb_register
    2216225028U,	// VLD1DUPd8
    2216208644U,	// VLD1DUPd8wb_fixed
    2216216836U,	// VLD1DUPd8wb_register
    2282285316U,	// VLD1DUPq16
    2282268932U,	// VLD1DUPq16wb_fixed
    2282277124U,	// VLD1DUPq16wb_register
    2282809604U,	// VLD1DUPq32
    2282793220U,	// VLD1DUPq32wb_fixed
    2282801412U,	// VLD1DUPq32wb_register
    2283333892U,	// VLD1DUPq8
    2283317508U,	// VLD1DUPq8wb_fixed
    2283325700U,	// VLD1DUPq8wb_register
    28363012U,	// VLD1LNd16
    28616964U,	// VLD1LNd16_UPD
    28887300U,	// VLD1LNd32
    29141252U,	// VLD1LNd32_UPD
    29411588U,	// VLD1LNd8
    29665540U,	// VLD1LNd8_UPD
    0U,	// VLD1LNq16Pseudo
    0U,	// VLD1LNq16Pseudo_UPD
    0U,	// VLD1LNq32Pseudo
    0U,	// VLD1LNq32Pseudo_UPD
    0U,	// VLD1LNq8Pseudo
    0U,	// VLD1LNq8Pseudo_UPD
    2349394180U,	// VLD1d16
    537454852U,	// VLD1d16Q
    0U,	// VLD1d16QPseudo
    0U,	// VLD1d16QPseudoWB_fixed
    0U,	// VLD1d16QPseudoWB_register
    537438468U,	// VLD1d16Qwb_fixed
    537446660U,	// VLD1d16Qwb_register
    269019396U,	// VLD1d16T
    0U,	// VLD1d16TPseudo
    0U,	// VLD1d16TPseudoWB_fixed
    0U,	// VLD1d16TPseudoWB_register
    269003012U,	// VLD1d16Twb_fixed
    269011204U,	// VLD1d16Twb_register
    2349377796U,	// VLD1d16wb_fixed
    2349385988U,	// VLD1d16wb_register
    2349918468U,	// VLD1d32
    537979140U,	// VLD1d32Q
    0U,	// VLD1d32QPseudo
    0U,	// VLD1d32QPseudoWB_fixed
    0U,	// VLD1d32QPseudoWB_register
    537962756U,	// VLD1d32Qwb_fixed
    537970948U,	// VLD1d32Qwb_register
    269543684U,	// VLD1d32T
    0U,	// VLD1d32TPseudo
    0U,	// VLD1d32TPseudoWB_fixed
    0U,	// VLD1d32TPseudoWB_register
    269527300U,	// VLD1d32Twb_fixed
    269535492U,	// VLD1d32Twb_register
    2349902084U,	// VLD1d32wb_fixed
    2349910276U,	// VLD1d32wb_register
    2364598532U,	// VLD1d64
    552659204U,	// VLD1d64Q
    0U,	// VLD1d64QPseudo
    0U,	// VLD1d64QPseudoWB_fixed
    0U,	// VLD1d64QPseudoWB_register
    552642820U,	// VLD1d64Qwb_fixed
    552651012U,	// VLD1d64Qwb_register
    284223748U,	// VLD1d64T
    0U,	// VLD1d64TPseudo
    0U,	// VLD1d64TPseudoWB_fixed
    0U,	// VLD1d64TPseudoWB_register
    284207364U,	// VLD1d64Twb_fixed
    284215556U,	// VLD1d64Twb_register
    2364582148U,	// VLD1d64wb_fixed
    2364590340U,	// VLD1d64wb_register
    2350442756U,	// VLD1d8
    538503428U,	// VLD1d8Q
    0U,	// VLD1d8QPseudo
    0U,	// VLD1d8QPseudoWB_fixed
    0U,	// VLD1d8QPseudoWB_register
    538487044U,	// VLD1d8Qwb_fixed
    538495236U,	// VLD1d8Qwb_register
    270067972U,	// VLD1d8T
    0U,	// VLD1d8TPseudo
    0U,	// VLD1d8TPseudoWB_fixed
    0U,	// VLD1d8TPseudoWB_register
    270051588U,	// VLD1d8Twb_fixed
    270059780U,	// VLD1d8Twb_register
    2350426372U,	// VLD1d8wb_fixed
    2350434564U,	// VLD1d8wb_register
    2416503044U,	// VLD1q16
    0U,	// VLD1q16HighQPseudo
    0U,	// VLD1q16HighQPseudo_UPD
    0U,	// VLD1q16HighTPseudo
    0U,	// VLD1q16HighTPseudo_UPD
    0U,	// VLD1q16LowQPseudo_UPD
    0U,	// VLD1q16LowTPseudo_UPD
    2416486660U,	// VLD1q16wb_fixed
    2416494852U,	// VLD1q16wb_register
    2417027332U,	// VLD1q32
    0U,	// VLD1q32HighQPseudo
    0U,	// VLD1q32HighQPseudo_UPD
    0U,	// VLD1q32HighTPseudo
    0U,	// VLD1q32HighTPseudo_UPD
    0U,	// VLD1q32LowQPseudo_UPD
    0U,	// VLD1q32LowTPseudo_UPD
    2417010948U,	// VLD1q32wb_fixed
    2417019140U,	// VLD1q32wb_register
    2431707396U,	// VLD1q64
    0U,	// VLD1q64HighQPseudo
    0U,	// VLD1q64HighQPseudo_UPD
    0U,	// VLD1q64HighTPseudo
    0U,	// VLD1q64HighTPseudo_UPD
    0U,	// VLD1q64LowQPseudo_UPD
    0U,	// VLD1q64LowTPseudo_UPD
    2431691012U,	// VLD1q64wb_fixed
    2431699204U,	// VLD1q64wb_register
    2417551620U,	// VLD1q8
    0U,	// VLD1q8HighQPseudo
    0U,	// VLD1q8HighQPseudo_UPD
    0U,	// VLD1q8HighTPseudo
    0U,	// VLD1q8HighTPseudo_UPD
    0U,	// VLD1q8LowQPseudo_UPD
    0U,	// VLD1q8LowTPseudo_UPD
    2417535236U,	// VLD1q8wb_fixed
    2417543428U,	// VLD1q8wb_register
    2282285365U,	// VLD2DUPd16
    2282268981U,	// VLD2DUPd16wb_fixed
    2282277173U,	// VLD2DUPd16wb_register
    2483611957U,	// VLD2DUPd16x2
    2483595573U,	// VLD2DUPd16x2wb_fixed
    2483603765U,	// VLD2DUPd16x2wb_register
    2282809653U,	// VLD2DUPd32
    2282793269U,	// VLD2DUPd32wb_fixed
    2282801461U,	// VLD2DUPd32wb_register
    2484136245U,	// VLD2DUPd32x2
    2484119861U,	// VLD2DUPd32x2wb_fixed
    2484128053U,	// VLD2DUPd32x2wb_register
    2283333941U,	// VLD2DUPd8
    2283317557U,	// VLD2DUPd8wb_fixed
    2283325749U,	// VLD2DUPd8wb_register
    2484660533U,	// VLD2DUPd8x2
    2484644149U,	// VLD2DUPd8x2wb_fixed
    2484652341U,	// VLD2DUPd8x2wb_register
    0U,	// VLD2DUPq16EvenPseudo
    0U,	// VLD2DUPq16OddPseudo
    0U,	// VLD2DUPq16OddPseudoWB_fixed
    0U,	// VLD2DUPq16OddPseudoWB_register
    0U,	// VLD2DUPq32EvenPseudo
    0U,	// VLD2DUPq32OddPseudo
    0U,	// VLD2DUPq32OddPseudoWB_fixed
    0U,	// VLD2DUPq32OddPseudoWB_register
    0U,	// VLD2DUPq8EvenPseudo
    0U,	// VLD2DUPq8OddPseudo
    0U,	// VLD2DUPq8OddPseudoWB_fixed
    0U,	// VLD2DUPq8OddPseudoWB_register
    28617013U,	// VLD2LNd16
    0U,	// VLD2LNd16Pseudo
    0U,	// VLD2LNd16Pseudo_UPD
    28625205U,	// VLD2LNd16_UPD
    29141301U,	// VLD2LNd32
    0U,	// VLD2LNd32Pseudo
    0U,	// VLD2LNd32Pseudo_UPD
    29149493U,	// VLD2LNd32_UPD
    29665589U,	// VLD2LNd8
    0U,	// VLD2LNd8Pseudo
    0U,	// VLD2LNd8Pseudo_UPD
    29673781U,	// VLD2LNd8_UPD
    28617013U,	// VLD2LNq16
    0U,	// VLD2LNq16Pseudo
    0U,	// VLD2LNq16Pseudo_UPD
    28625205U,	// VLD2LNq16_UPD
    29141301U,	// VLD2LNq32
    0U,	// VLD2LNq32Pseudo
    0U,	// VLD2LNq32Pseudo_UPD
    29149493U,	// VLD2LNq32_UPD
    2550720821U,	// VLD2b16
    2550704437U,	// VLD2b16wb_fixed
    2550712629U,	// VLD2b16wb_register
    2551245109U,	// VLD2b32
    2551228725U,	// VLD2b32wb_fixed
    2551236917U,	// VLD2b32wb_register
    2551769397U,	// VLD2b8
    2551753013U,	// VLD2b8wb_fixed
    2551761205U,	// VLD2b8wb_register
    2416503093U,	// VLD2d16
    2416486709U,	// VLD2d16wb_fixed
    2416494901U,	// VLD2d16wb_register
    2417027381U,	// VLD2d32
    2417010997U,	// VLD2d32wb_fixed
    2417019189U,	// VLD2d32wb_register
    2417551669U,	// VLD2d8
    2417535285U,	// VLD2d8wb_fixed
    2417543477U,	// VLD2d8wb_register
    537454901U,	// VLD2q16
    0U,	// VLD2q16Pseudo
    0U,	// VLD2q16PseudoWB_fixed
    0U,	// VLD2q16PseudoWB_register
    537438517U,	// VLD2q16wb_fixed
    537446709U,	// VLD2q16wb_register
    537979189U,	// VLD2q32
    0U,	// VLD2q32Pseudo
    0U,	// VLD2q32PseudoWB_fixed
    0U,	// VLD2q32PseudoWB_register
    537962805U,	// VLD2q32wb_fixed
    537970997U,	// VLD2q32wb_register
    538503477U,	// VLD2q8
    0U,	// VLD2q8Pseudo
    0U,	// VLD2q8PseudoWB_fixed
    0U,	// VLD2q8PseudoWB_register
    538487093U,	// VLD2q8wb_fixed
    538495285U,	// VLD2q8wb_register
    28363098U,	// VLD3DUPd16
    0U,	// VLD3DUPd16Pseudo
    0U,	// VLD3DUPd16Pseudo_UPD
    28617050U,	// VLD3DUPd16_UPD
    28887386U,	// VLD3DUPd32
    0U,	// VLD3DUPd32Pseudo
    0U,	// VLD3DUPd32Pseudo_UPD
    29141338U,	// VLD3DUPd32_UPD
    29411674U,	// VLD3DUPd8
    0U,	// VLD3DUPd8Pseudo
    0U,	// VLD3DUPd8Pseudo_UPD
    29665626U,	// VLD3DUPd8_UPD
    28363098U,	// VLD3DUPq16
    0U,	// VLD3DUPq16EvenPseudo
    0U,	// VLD3DUPq16OddPseudo
    0U,	// VLD3DUPq16OddPseudo_UPD
    28617050U,	// VLD3DUPq16_UPD
    28887386U,	// VLD3DUPq32
    0U,	// VLD3DUPq32EvenPseudo
    0U,	// VLD3DUPq32OddPseudo
    0U,	// VLD3DUPq32OddPseudo_UPD
    29141338U,	// VLD3DUPq32_UPD
    29411674U,	// VLD3DUPq8
    0U,	// VLD3DUPq8EvenPseudo
    0U,	// VLD3DUPq8OddPseudo
    0U,	// VLD3DUPq8OddPseudo_UPD
    29665626U,	// VLD3DUPq8_UPD
    28625242U,	// VLD3LNd16
    0U,	// VLD3LNd16Pseudo
    0U,	// VLD3LNd16Pseudo_UPD
    28633434U,	// VLD3LNd16_UPD
    29149530U,	// VLD3LNd32
    0U,	// VLD3LNd32Pseudo
    0U,	// VLD3LNd32Pseudo_UPD
    29157722U,	// VLD3LNd32_UPD
    29673818U,	// VLD3LNd8
    0U,	// VLD3LNd8Pseudo
    0U,	// VLD3LNd8Pseudo_UPD
    29682010U,	// VLD3LNd8_UPD
    28625242U,	// VLD3LNq16
    0U,	// VLD3LNq16Pseudo
    0U,	// VLD3LNq16Pseudo_UPD
    28633434U,	// VLD3LNq16_UPD
    29149530U,	// VLD3LNq32
    0U,	// VLD3LNq32Pseudo
    0U,	// VLD3LNq32Pseudo_UPD
    29157722U,	// VLD3LNq32_UPD
    28363098U,	// VLD3d16
    0U,	// VLD3d16Pseudo
    0U,	// VLD3d16Pseudo_UPD
    28617050U,	// VLD3d16_UPD
    28887386U,	// VLD3d32
    0U,	// VLD3d32Pseudo
    0U,	// VLD3d32Pseudo_UPD
    29141338U,	// VLD3d32_UPD
    29411674U,	// VLD3d8
    0U,	// VLD3d8Pseudo
    0U,	// VLD3d8Pseudo_UPD
    29665626U,	// VLD3d8_UPD
    28363098U,	// VLD3q16
    0U,	// VLD3q16Pseudo_UPD
    28617050U,	// VLD3q16_UPD
    0U,	// VLD3q16oddPseudo
    0U,	// VLD3q16oddPseudo_UPD
    28887386U,	// VLD3q32
    0U,	// VLD3q32Pseudo_UPD
    29141338U,	// VLD3q32_UPD
    0U,	// VLD3q32oddPseudo
    0U,	// VLD3q32oddPseudo_UPD
    29411674U,	// VLD3q8
    0U,	// VLD3q8Pseudo_UPD
    29665626U,	// VLD3q8_UPD
    0U,	// VLD3q8oddPseudo
    0U,	// VLD3q8oddPseudo_UPD
    28445046U,	// VLD4DUPd16
    0U,	// VLD4DUPd16Pseudo
    0U,	// VLD4DUPd16Pseudo_UPD
    28641654U,	// VLD4DUPd16_UPD
    28969334U,	// VLD4DUPd32
    0U,	// VLD4DUPd32Pseudo
    0U,	// VLD4DUPd32Pseudo_UPD
    29165942U,	// VLD4DUPd32_UPD
    29493622U,	// VLD4DUPd8
    0U,	// VLD4DUPd8Pseudo
    0U,	// VLD4DUPd8Pseudo_UPD
    29690230U,	// VLD4DUPd8_UPD
    28445046U,	// VLD4DUPq16
    0U,	// VLD4DUPq16EvenPseudo
    0U,	// VLD4DUPq16OddPseudo
    0U,	// VLD4DUPq16OddPseudo_UPD
    28641654U,	// VLD4DUPq16_UPD
    28969334U,	// VLD4DUPq32
    0U,	// VLD4DUPq32EvenPseudo
    0U,	// VLD4DUPq32OddPseudo
    0U,	// VLD4DUPq32OddPseudo_UPD
    29165942U,	// VLD4DUPq32_UPD
    29493622U,	// VLD4DUPq8
    0U,	// VLD4DUPq8EvenPseudo
    0U,	// VLD4DUPq8OddPseudo
    0U,	// VLD4DUPq8OddPseudo_UPD
    29690230U,	// VLD4DUPq8_UPD
    28633462U,	// VLD4LNd16
    0U,	// VLD4LNd16Pseudo
    0U,	// VLD4LNd16Pseudo_UPD
    28649846U,	// VLD4LNd16_UPD
    29157750U,	// VLD4LNd32
    0U,	// VLD4LNd32Pseudo
    0U,	// VLD4LNd32Pseudo_UPD
    29174134U,	// VLD4LNd32_UPD
    29682038U,	// VLD4LNd8
    0U,	// VLD4LNd8Pseudo
    0U,	// VLD4LNd8Pseudo_UPD
    29698422U,	// VLD4LNd8_UPD
    28633462U,	// VLD4LNq16
    0U,	// VLD4LNq16Pseudo
    0U,	// VLD4LNq16Pseudo_UPD
    28649846U,	// VLD4LNq16_UPD
    29157750U,	// VLD4LNq32
    0U,	// VLD4LNq32Pseudo
    0U,	// VLD4LNq32Pseudo_UPD
    29174134U,	// VLD4LNq32_UPD
    28445046U,	// VLD4d16
    0U,	// VLD4d16Pseudo
    0U,	// VLD4d16Pseudo_UPD
    28641654U,	// VLD4d16_UPD
    28969334U,	// VLD4d32
    0U,	// VLD4d32Pseudo
    0U,	// VLD4d32Pseudo_UPD
    29165942U,	// VLD4d32_UPD
    29493622U,	// VLD4d8
    0U,	// VLD4d8Pseudo
    0U,	// VLD4d8Pseudo_UPD
    29690230U,	// VLD4d8_UPD
    28445046U,	// VLD4q16
    0U,	// VLD4q16Pseudo_UPD
    28641654U,	// VLD4q16_UPD
    0U,	// VLD4q16oddPseudo
    0U,	// VLD4q16oddPseudo_UPD
    28969334U,	// VLD4q32
    0U,	// VLD4q32Pseudo_UPD
    29165942U,	// VLD4q32_UPD
    0U,	// VLD4q32oddPseudo
    0U,	// VLD4q32oddPseudo_UPD
    29493622U,	// VLD4q8
    0U,	// VLD4q8Pseudo_UPD
    29690230U,	// VLD4q8_UPD
    0U,	// VLD4q8oddPseudo
    0U,	// VLD4q8oddPseudo_UPD
    942173163U,	// VLDMDDB_UPD
    2730775U,	// VLDMDIA
    942172951U,	// VLDMDIA_UPD
    0U,	// VLDMQIA
    942173163U,	// VLDMSDB_UPD
    2730775U,	// VLDMSIA
    942172951U,	// VLDMSIA_UPD
    2683310U,	// VLDRD
    586158U,	// VLDRH
    2683310U,	// VLDRS
    2647159214U,	// VLDR_FPCXTNS_off
    768143790U,	// VLDR_FPCXTNS_post
    2714300846U,	// VLDR_FPCXTNS_pre
    2647683502U,	// VLDR_FPCXTS_off
    768668078U,	// VLDR_FPCXTS_post
    2714825134U,	// VLDR_FPCXTS_pre
    2782458286U,	// VLDR_FPSCR_NZCVQC_off
    1708700078U,	// VLDR_FPSCR_NZCVQC_post
    2849550766U,	// VLDR_FPSCR_NZCVQC_pre
    2648732078U,	// VLDR_FPSCR_off
    769716654U,	// VLDR_FPSCR_post
    2715873710U,	// VLDR_FPSCR_pre
    2783506862U,	// VLDR_P0_off
    1709748654U,	// VLDR_P0_post
    2850599342U,	// VLDR_P0_pre
    2649780654U,	// VLDR_VPR_off
    770765230U,	// VLDR_VPR_post
    2716922286U,	// VLDR_VPR_pre
    2732114U,	// VLLDM
    2732114U,	// VLLDM_T2
    2732149U,	// VLSTM
    2732149U,	// VLSTM_T2
    8451248U,	// VMAXfd
    8451248U,	// VMAXfq
    7926960U,	// VMAXhd
    7926960U,	// VMAXhq
    12121264U,	// VMAXsv16i8
    11596976U,	// VMAXsv2i32
    11072688U,	// VMAXsv4i16
    11596976U,	// VMAXsv4i32
    11072688U,	// VMAXsv8i16
    12121264U,	// VMAXsv8i8
    13694128U,	// VMAXuv16i8
    13169840U,	// VMAXuv2i32
    12645552U,	// VMAXuv4i16
    13169840U,	// VMAXuv4i32
    12645552U,	// VMAXuv8i16
    13694128U,	// VMAXuv8i8
    8450213U,	// VMINfd
    8450213U,	// VMINfq
    7925925U,	// VMINhd
    7925925U,	// VMINhq
    12120229U,	// VMINsv16i8
    11595941U,	// VMINsv2i32
    11071653U,	// VMINsv4i16
    11595941U,	// VMINsv4i32
    11071653U,	// VMINsv8i16
    12120229U,	// VMINsv8i8
    13693093U,	// VMINuv16i8
    13168805U,	// VMINuv2i32
    12644517U,	// VMINuv4i16
    13168805U,	// VMINuv4i32
    12644517U,	// VMINuv8i16
    13693093U,	// VMINuv8i8
    1282452285U,	// VMLAD
    7908157U,	// VMLAH
    11587410U,	// VMLALslsv2i32
    11063122U,	// VMLALslsv4i16
    13160274U,	// VMLALsluv2i32
    12635986U,	// VMLALsluv4i16
    11579218U,	// VMLALsv2i64
    11054930U,	// VMLALsv4i32
    12103506U,	// VMLALsv8i16
    13152082U,	// VMLALuv2i64
    12627794U,	// VMLALuv4i32
    13676370U,	// VMLALuv8i16
    8432445U,	// VMLAS
    8432445U,	// VMLAfd
    8432445U,	// VMLAfq
    7908157U,	// VMLAhd
    7908157U,	// VMLAhq
    8440637U,	// VMLAslfd
    8440637U,	// VMLAslfq
    7916349U,	// VMLAslhd
    7916349U,	// VMLAslhq
    14207805U,	// VMLAslv2i32
    14732093U,	// VMLAslv4i16
    14207805U,	// VMLAslv4i32
    14732093U,	// VMLAslv8i16
    15248189U,	// VMLAv16i8
    14199613U,	// VMLAv2i32
    14723901U,	// VMLAv4i16
    14199613U,	// VMLAv4i32
    14723901U,	// VMLAv8i16
    15248189U,	// VMLAv8i8
    1282454080U,	// VMLSD
    7909952U,	// VMLSH
    11587627U,	// VMLSLslsv2i32
    11063339U,	// VMLSLslsv4i16
    13160491U,	// VMLSLsluv2i32
    12636203U,	// VMLSLsluv4i16
    11579435U,	// VMLSLsv2i64
    11055147U,	// VMLSLsv4i32
    12103723U,	// VMLSLsv8i16
    13152299U,	// VMLSLuv2i64
    12628011U,	// VMLSLuv4i32
    13676587U,	// VMLSLuv8i16
    8434240U,	// VMLSS
    8434240U,	// VMLSfd
    8434240U,	// VMLSfq
    7909952U,	// VMLShd
    7909952U,	// VMLShq
    8442432U,	// VMLSslfd
    8442432U,	// VMLSslfq
    7918144U,	// VMLSslhd
    7918144U,	// VMLSslhq
    14209600U,	// VMLSslv2i32
    14733888U,	// VMLSslv4i16
    14209600U,	// VMLSslv4i32
    14733888U,	// VMLSslv8i16
    15249984U,	// VMLSv16i8
    14201408U,	// VMLSv2i32
    14725696U,	// VMLSv4i16
    14201408U,	// VMLSv4i32
    14725696U,	// VMLSv8i16
    15249984U,	// VMLSv8i8
    1010394554U,	// VMMLA
    1282438227U,	// VMOVD
    2683987U,	// VMOVDRR
    942753187U,	// VMOVH
    7894099U,	// VMOVHR
    11563084U,	// VMOVLsv2i64
    11038796U,	// VMOVLsv4i32
    12087372U,	// VMOVLsv8i16
    13135948U,	// VMOVLuv2i64
    12611660U,	// VMOVLuv4i32
    13660236U,	// VMOVLuv8i16
    962621702U,	// VMOVNv2i32
    14184710U,	// VMOVNv4i16
    14708998U,	// VMOVNv8i8
    7894099U,	// VMOVRH
    2683987U,	// VMOVRRD
    2667603U,	// VMOVRRS
    2651219U,	// VMOVRS
    8418387U,	// VMOVS
    2651219U,	// VMOVSR
    2667603U,	// VMOVSRR
    15234131U,	// VMOVv16i8
    2103473235U,	// VMOVv1i64
    8418387U,	// VMOVv2f32
    14185555U,	// VMOVv2i32
    2103473235U,	// VMOVv2i64
    8418387U,	// VMOVv4f32
    14709843U,	// VMOVv4i16
    14185555U,	// VMOVv4i32
    14709843U,	// VMOVv8i16
    15234131U,	// VMOVv8i8
    2732642U,	// VMRS
    2732642U,	// VMRS_FPCXTNS
    2732642U,	// VMRS_FPCXTS
    2732642U,	// VMRS_FPEXC
    2732642U,	// VMRS_FPINST
    2732642U,	// VMRS_FPINST2
    2650722U,	// VMRS_FPSCR_NZCVQC
    2732642U,	// VMRS_FPSID
    2732642U,	// VMRS_MVFR0
    2732642U,	// VMRS_MVFR1
    2732642U,	// VMRS_MVFR2
    2650722U,	// VMRS_P0
    2732642U,	// VMRS_VPR
    31568374U,	// VMSR
    29995510U,	// VMSR_FPCXTNS
    30519798U,	// VMSR_FPCXTS
    33141238U,	// VMSR_FPEXC
    33665526U,	// VMSR_FPINST
    34189814U,	// VMSR_FPINST2
    970486262U,	// VMSR_FPSCR_NZCVQC
    34714102U,	// VMSR_FPSID
    971534838U,	// VMSR_P0
    32616950U,	// VMSR_VPR
    1282469959U,	// VMULD
    7925831U,	// VMULH
    942752610U,	// VMULLp64
    24178680U,	// VMULLp8
    11579384U,	// VMULLslsv2i32
    11055096U,	// VMULLslsv4i16
    13152248U,	// VMULLsluv2i32
    12627960U,	// VMULLsluv4i16
    11595768U,	// VMULLsv2i64
    11071480U,	// VMULLsv4i32
    12120056U,	// VMULLsv8i16
    13168632U,	// VMULLuv2i64
    12644344U,	// VMULLuv4i32
    13692920U,	// VMULLuv8i16
    8450119U,	// VMULS
    8450119U,	// VMULfd
    8450119U,	// VMULfq
    7925831U,	// VMULhd
    7925831U,	// VMULhq
    24178759U,	// VMULpd
    24178759U,	// VMULpq
    8433735U,	// VMULslfd
    8433735U,	// VMULslfq
    7909447U,	// VMULslhd
    7909447U,	// VMULslhq
    14200903U,	// VMULslv2i32
    14725191U,	// VMULslv4i16
    14200903U,	// VMULslv4i32
    14725191U,	// VMULslv8i16
    15265863U,	// VMULv16i8
    14217287U,	// VMULv2i32
    14741575U,	// VMULv4i16
    14217287U,	// VMULv4i32
    14741575U,	// VMULv8i16
    15265863U,	// VMULv8i8
    2650362U,	// VMVNd
    2650362U,	// VMVNq
    14184698U,	// VMVNv2i32
    14708986U,	// VMVNv4i16
    14184698U,	// VMVNv4i32
    14708986U,	// VMVNv8i16
    1282436620U,	// VNEGD
    7892492U,	// VNEGH
    8416780U,	// VNEGS
    8416780U,	// VNEGf32q
    8416780U,	// VNEGfd
    7892492U,	// VNEGhd
    7892492U,	// VNEGhq
    11038220U,	// VNEGs16d
    11038220U,	// VNEGs16q
    11562508U,	// VNEGs32d
    11562508U,	// VNEGs32q
    12086796U,	// VNEGs8d
    12086796U,	// VNEGs8q
    1282452279U,	// VNMLAD
    7908151U,	// VNMLAH
    8432439U,	// VNMLAS
    1282454074U,	// VNMLSD
    7909946U,	// VNMLSH
    8434234U,	// VNMLSS
    1282469953U,	// VNMULD
    7925825U,	// VNMULH
    8450113U,	// VNMULS
    2683082U,	// VORNd
    2683082U,	// VORNq
    2683366U,	// VORRd
    14217702U,	// VORRiv2i32
    14741990U,	// VORRiv4i16
    14217702U,	// VORRiv4i32
    14741990U,	// VORRiv8i16
    2683366U,	// VORRq
    12119863U,	// VPADALsv16i8
    11595575U,	// VPADALsv2i32
    11071287U,	// VPADALsv4i16
    11595575U,	// VPADALsv4i32
    11071287U,	// VPADALsv8i16
    12119863U,	// VPADALsv8i8
    13692727U,	// VPADALuv16i8
    13168439U,	// VPADALuv2i32
    12644151U,	// VPADALuv4i16
    13168439U,	// VPADALuv4i32
    12644151U,	// VPADALuv8i16
    13692727U,	// VPADALuv8i8
    12087155U,	// VPADDLsv16i8
    11562867U,	// VPADDLsv2i32
    11038579U,	// VPADDLsv4i16
    11562867U,	// VPADDLsv4i32
    11038579U,	// VPADDLsv8i16
    12087155U,	// VPADDLsv8i8
    13660019U,	// VPADDLuv16i8
    13135731U,	// VPADDLuv2i32
    12611443U,	// VPADDLuv4i16
    13135731U,	// VPADDLuv4i32
    12611443U,	// VPADDLuv8i16
    13660019U,	// VPADDLuv8i8
    8449396U,	// VPADDf
    7925108U,	// VPADDh
    14740852U,	// VPADDi16
    14216564U,	// VPADDi32
    15265140U,	// VPADDi8
    8451242U,	// VPMAXf
    7926954U,	// VPMAXh
    11072682U,	// VPMAXs16
    11596970U,	// VPMAXs32
    12121258U,	// VPMAXs8
    12645546U,	// VPMAXu16
    13169834U,	// VPMAXu32
    13694122U,	// VPMAXu8
    8450207U,	// VPMINf
    7925919U,	// VPMINh
    11071647U,	// VPMINs16
    11595935U,	// VPMINs32
    12120223U,	// VPMINs8
    12644511U,	// VPMINu16
    13168799U,	// VPMINu32
    13693087U,	// VPMINu8
    12087839U,	// VQABSv16i8
    11563551U,	// VQABSv2i32
    11039263U,	// VQABSv4i16
    11563551U,	// VQABSv4i32
    11039263U,	// VQABSv8i16
    12087839U,	// VQABSv8i8
    12119418U,	// VQADDsv16i8
    974712186U,	// VQADDsv1i64
    11595130U,	// VQADDsv2i32
    974712186U,	// VQADDsv2i64
    11070842U,	// VQADDsv4i16
    11595130U,	// VQADDsv4i32
    11070842U,	// VQADDsv8i16
    12119418U,	// VQADDsv8i8
    13692282U,	// VQADDuv16i8
    22605178U,	// VQADDuv1i64
    13167994U,	// VQADDuv2i32
    22605178U,	// VQADDuv2i64
    12643706U,	// VQADDuv4i16
    13167994U,	// VQADDuv4i32
    12643706U,	// VQADDuv8i16
    13692282U,	// VQADDuv8i8
    11587390U,	// VQDMLALslv2i32
    11063102U,	// VQDMLALslv4i16
    11579198U,	// VQDMLALv2i64
    11054910U,	// VQDMLALv4i32
    11587619U,	// VQDMLSLslv2i32
    11063331U,	// VQDMLSLslv4i16
    11579427U,	// VQDMLSLv2i64
    11055139U,	// VQDMLSLv4i32
    11578986U,	// VQDMULHslv2i32
    11054698U,	// VQDMULHslv4i16
    11578986U,	// VQDMULHslv4i32
    11054698U,	// VQDMULHslv8i16
    11595370U,	// VQDMULHv2i32
    11071082U,	// VQDMULHv4i16
    11595370U,	// VQDMULHv4i32
    11071082U,	// VQDMULHv8i16
    11579364U,	// VQDMULLslv2i32
    11055076U,	// VQDMULLslv4i16
    11595748U,	// VQDMULLv2i64
    11071460U,	// VQDMULLv4i32
    974680306U,	// VQMOVNsuv2i32
    11563250U,	// VQMOVNsuv4i16
    11038962U,	// VQMOVNsuv8i8
    974680319U,	// VQMOVNsv2i32
    11563263U,	// VQMOVNsv4i16
    11038975U,	// VQMOVNsv8i8
    22573311U,	// VQMOVNuv2i32
    13136127U,	// VQMOVNuv4i16
    12611839U,	// VQMOVNuv8i8
    12086790U,	// VQNEGv16i8
    11562502U,	// VQNEGv2i32
    11038214U,	// VQNEGv4i16
    11562502U,	// VQNEGv4i32
    11038214U,	// VQNEGv8i16
    12086790U,	// VQNEGv8i8
    11587110U,	// VQRDMLAHslv2i32
    11062822U,	// VQRDMLAHslv4i16
    11587110U,	// VQRDMLAHslv4i32
    11062822U,	// VQRDMLAHslv8i16
    11578918U,	// VQRDMLAHv2i32
    11054630U,	// VQRDMLAHv4i16
    11578918U,	// VQRDMLAHv4i32
    11054630U,	// VQRDMLAHv8i16
    11587239U,	// VQRDMLSHslv2i32
    11062951U,	// VQRDMLSHslv4i16
    11587239U,	// VQRDMLSHslv4i32
    11062951U,	// VQRDMLSHslv8i16
    11579047U,	// VQRDMLSHv2i32
    11054759U,	// VQRDMLSHv4i16
    11579047U,	// VQRDMLSHv4i32
    11054759U,	// VQRDMLSHv8i16
    11578994U,	// VQRDMULHslv2i32
    11054706U,	// VQRDMULHslv4i16
    11578994U,	// VQRDMULHslv4i32
    11054706U,	// VQRDMULHslv8i16
    11595378U,	// VQRDMULHv2i32
    11071090U,	// VQRDMULHv4i16
    11595378U,	// VQRDMULHv4i32
    11071090U,	// VQRDMULHv8i16
    12119971U,	// VQRSHLsv16i8
    974712739U,	// VQRSHLsv1i64
    11595683U,	// VQRSHLsv2i32
    974712739U,	// VQRSHLsv2i64
    11071395U,	// VQRSHLsv4i16
    11595683U,	// VQRSHLsv4i32
    11071395U,	// VQRSHLsv8i16
    12119971U,	// VQRSHLsv8i8
    13692835U,	// VQRSHLuv16i8
    22605731U,	// VQRSHLuv1i64
    13168547U,	// VQRSHLuv2i32
    22605731U,	// VQRSHLuv2i64
    12644259U,	// VQRSHLuv4i16
    13168547U,	// VQRSHLuv4i32
    12644259U,	// VQRSHLuv8i16
    13692835U,	// VQRSHLuv8i8
    974713013U,	// VQRSHRNsv2i32
    11595957U,	// VQRSHRNsv4i16
    11071669U,	// VQRSHRNsv8i8
    22606005U,	// VQRSHRNuv2i32
    13168821U,	// VQRSHRNuv4i16
    12644533U,	// VQRSHRNuv8i8
    974713065U,	// VQRSHRUNv2i32
    11596009U,	// VQRSHRUNv4i16
    11071721U,	// VQRSHRUNv8i8
    12119958U,	// VQSHLsiv16i8
    974712726U,	// VQSHLsiv1i64
    11595670U,	// VQSHLsiv2i32
    974712726U,	// VQSHLsiv2i64
    11071382U,	// VQSHLsiv4i16
    11595670U,	// VQSHLsiv4i32
    11071382U,	// VQSHLsiv8i16
    12119958U,	// VQSHLsiv8i8
    12121038U,	// VQSHLsuv16i8
    974713806U,	// VQSHLsuv1i64
    11596750U,	// VQSHLsuv2i32
    974713806U,	// VQSHLsuv2i64
    11072462U,	// VQSHLsuv4i16
    11596750U,	// VQSHLsuv4i32
    11072462U,	// VQSHLsuv8i16
    12121038U,	// VQSHLsuv8i8
    12119958U,	// VQSHLsv16i8
    974712726U,	// VQSHLsv1i64
    11595670U,	// VQSHLsv2i32
    974712726U,	// VQSHLsv2i64
    11071382U,	// VQSHLsv4i16
    11595670U,	// VQSHLsv4i32
    11071382U,	// VQSHLsv8i16
    12119958U,	// VQSHLsv8i8
    13692822U,	// VQSHLuiv16i8
    22605718U,	// VQSHLuiv1i64
    13168534U,	// VQSHLuiv2i32
    22605718U,	// VQSHLuiv2i64
    12644246U,	// VQSHLuiv4i16
    13168534U,	// VQSHLuiv4i32
    12644246U,	// VQSHLuiv8i16
    13692822U,	// VQSHLuiv8i8
    13692822U,	// VQSHLuv16i8
    22605718U,	// VQSHLuv1i64
    13168534U,	// VQSHLuv2i32
    22605718U,	// VQSHLuv2i64
    12644246U,	// VQSHLuv4i16
    13168534U,	// VQSHLuv4i32
    12644246U,	// VQSHLuv8i16
    13692822U,	// VQSHLuv8i8
    974713006U,	// VQSHRNsv2i32
    11595950U,	// VQSHRNsv4i16
    11071662U,	// VQSHRNsv8i8
    22605998U,	// VQSHRNuv2i32
    13168814U,	// VQSHRNuv4i16
    12644526U,	// VQSHRNuv8i8
    974713057U,	// VQSHRUNv2i32
    11596001U,	// VQSHRUNv4i16
    11071713U,	// VQSHRUNv8i8
    12119256U,	// VQSUBsv16i8
    974712024U,	// VQSUBsv1i64
    11594968U,	// VQSUBsv2i32
    974712024U,	// VQSUBsv2i64
    11070680U,	// VQSUBsv4i16
    11594968U,	// VQSUBsv4i32
    11070680U,	// VQSUBsv8i16
    12119256U,	// VQSUBsv8i8
    13692120U,	// VQSUBuv16i8
    22605016U,	// VQSUBuv1i64
    13167832U,	// VQSUBuv2i32
    22605016U,	// VQSUBuv2i64
    12643544U,	// VQSUBuv4i16
    13167832U,	// VQSUBuv4i32
    12643544U,	// VQSUBuv8i16
    13692120U,	// VQSUBuv8i8
    962654352U,	// VRADDHNv2i32
    14217360U,	// VRADDHNv4i16
    14741648U,	// VRADDHNv8i8
    13135328U,	// VRECPEd
    8416736U,	// VRECPEfd
    8416736U,	// VRECPEfq
    7892448U,	// VRECPEhd
    7892448U,	// VRECPEhq
    13135328U,	// VRECPEq
    8450651U,	// VRECPSfd
    8450651U,	// VRECPSfq
    7926363U,	// VRECPShd
    7926363U,	// VRECPShq
    1599992U,	// VREV16d8
    1599992U,	// VREV16q8
    551193U,	// VREV32d16
    1599769U,	// VREV32d8
    551193U,	// VREV32q16
    1599769U,	// VREV32q8
    551279U,	// VREV64d16
    1075567U,	// VREV64d32
    1599855U,	// VREV64d8
    551279U,	// VREV64q16
    1075567U,	// VREV64q32
    1599855U,	// VREV64q8
    12119399U,	// VRHADDsv16i8
    11595111U,	// VRHADDsv2i32
    11070823U,	// VRHADDsv4i16
    11595111U,	// VRHADDsv4i32
    11070823U,	// VRHADDsv8i16
    12119399U,	// VRHADDsv8i8
    13692263U,	// VRHADDuv16i8
    13167975U,	// VRHADDuv2i32
    12643687U,	// VRHADDuv4i16
    13167975U,	// VRHADDuv4i32
    12643687U,	// VRHADDuv8i16
    13692263U,	// VRHADDuv8i8
    942752490U,	// VRINTAD
    942753012U,	// VRINTAH
    942752139U,	// VRINTANDf
    942753012U,	// VRINTANDh
    942752139U,	// VRINTANQf
    942753012U,	// VRINTANQh
    942752139U,	// VRINTAS
    942752538U,	// VRINTMD
    942753093U,	// VRINTMH
    942752198U,	// VRINTMNDf
    942753093U,	// VRINTMNDh
    942752198U,	// VRINTMNQf
    942753093U,	// VRINTMNQh
    942752198U,	// VRINTMS
    942752550U,	// VRINTND
    942753105U,	// VRINTNH
    942752210U,	// VRINTNNDf
    942753105U,	// VRINTNNDh
    942752210U,	// VRINTNNQf
    942753105U,	// VRINTNNQh
    942752210U,	// VRINTNS
    942752562U,	// VRINTPD
    942753117U,	// VRINTPH
    942752222U,	// VRINTPNDf
    942753117U,	// VRINTPNDh
    942752222U,	// VRINTPNQf
    942753117U,	// VRINTPNQh
    942752222U,	// VRINTPS
    1282437633U,	// VRINTRD
    7893505U,	// VRINTRH
    8417793U,	// VRINTRS
    1282438607U,	// VRINTXD
    7894479U,	// VRINTXH
    942752270U,	// VRINTXNDf
    942753175U,	// VRINTXNDh
    942752270U,	// VRINTXNQf
    942753175U,	// VRINTXNQh
    8418767U,	// VRINTXS
    1282438657U,	// VRINTZD
    7894529U,	// VRINTZH
    942752282U,	// VRINTZNDf
    942753198U,	// VRINTZNDh
    942752282U,	// VRINTZNQf
    942753198U,	// VRINTZNQh
    8418817U,	// VRINTZS
    12119978U,	// VRSHLsv16i8
    974712746U,	// VRSHLsv1i64
    11595690U,	// VRSHLsv2i32
    974712746U,	// VRSHLsv2i64
    11071402U,	// VRSHLsv4i16
    11595690U,	// VRSHLsv4i32
    11071402U,	// VRSHLsv8i16
    12119978U,	// VRSHLsv8i8
    13692842U,	// VRSHLuv16i8
    22605738U,	// VRSHLuv1i64
    13168554U,	// VRSHLuv2i32
    22605738U,	// VRSHLuv2i64
    12644266U,	// VRSHLuv4i16
    13168554U,	// VRSHLuv4i32
    12644266U,	// VRSHLuv8i16
    13692842U,	// VRSHLuv8i8
    962654397U,	// VRSHRNv2i32
    14217405U,	// VRSHRNv4i16
    14741693U,	// VRSHRNv8i8
    12120518U,	// VRSHRsv16i8
    974713286U,	// VRSHRsv1i64
    11596230U,	// VRSHRsv2i32
    974713286U,	// VRSHRsv2i64
    11071942U,	// VRSHRsv4i16
    11596230U,	// VRSHRsv4i32
    11071942U,	// VRSHRsv8i16
    12120518U,	// VRSHRsv8i8
    13693382U,	// VRSHRuv16i8
    22606278U,	// VRSHRuv1i64
    13169094U,	// VRSHRuv2i32
    22606278U,	// VRSHRuv2i64
    12644806U,	// VRSHRuv4i16
    13169094U,	// VRSHRuv4i32
    12644806U,	// VRSHRuv8i16
    13693382U,	// VRSHRuv8i8
    13135341U,	// VRSQRTEd
    8416749U,	// VRSQRTEfd
    8416749U,	// VRSQRTEfq
    7892461U,	// VRSQRTEhd
    7892461U,	// VRSQRTEhq
    13135341U,	// VRSQRTEq
    8450673U,	// VRSQRTSfd
    8450673U,	// VRSQRTSfq
    7926385U,	// VRSQRTShd
    7926385U,	// VRSQRTShq
    12102499U,	// VRSRAsv16i8
    907586403U,	// VRSRAsv1i64
    11578211U,	// VRSRAsv2i32
    907586403U,	// VRSRAsv2i64
    11053923U,	// VRSRAsv4i16
    11578211U,	// VRSRAsv4i32
    11053923U,	// VRSRAsv8i16
    12102499U,	// VRSRAsv8i8
    13675363U,	// VRSRAuv16i8
    22588259U,	// VRSRAuv1i64
    13151075U,	// VRSRAuv2i32
    22588259U,	// VRSRAuv2i64
    12626787U,	// VRSRAuv4i16
    13151075U,	// VRSRAuv4i32
    12626787U,	// VRSRAuv8i16
    13675363U,	// VRSRAuv8i8
    962654337U,	// VRSUBHNv2i32
    14217345U,	// VRSUBHNv4i16
    14741633U,	// VRSUBHNv8i8
    2888421478U,	// VSCCLRMD
    2888421478U,	// VSCCLRMS
    1010394796U,	// VSDOTD
    1010394796U,	// VSDOTDI
    1010394796U,	// VSDOTQ
    1010394796U,	// VSDOTQI
    942752574U,	// VSELEQD
    942753129U,	// VSELEQH
    942752234U,	// VSELEQS
    942752502U,	// VSELGED
    942753035U,	// VSELGEH
    942752162U,	// VSELGES
    942752598U,	// VSELGTD
    942753163U,	// VSELGTH
    942752258U,	// VSELGTS
    942752586U,	// VSELVSD
    942753151U,	// VSELVSH
    942752246U,	// VSELVSS
    570451U,	// VSETLNi16
    1094739U,	// VSETLNi32
    1619027U,	// VSETLNi8
    14741465U,	// VSHLLi16
    14217177U,	// VSHLLi32
    15265753U,	// VSHLLi8
    11595737U,	// VSHLLsv2i64
    11071449U,	// VSHLLsv4i32
    12120025U,	// VSHLLsv8i16
    13168601U,	// VSHLLuv2i64
    12644313U,	// VSHLLuv4i32
    13692889U,	// VSHLLuv8i16
    15265712U,	// VSHLiv16i8
    962654128U,	// VSHLiv1i64
    14217136U,	// VSHLiv2i32
    962654128U,	// VSHLiv2i64
    14741424U,	// VSHLiv4i16
    14217136U,	// VSHLiv4i32
    14741424U,	// VSHLiv8i16
    15265712U,	// VSHLiv8i8
    12119984U,	// VSHLsv16i8
    974712752U,	// VSHLsv1i64
    11595696U,	// VSHLsv2i32
    974712752U,	// VSHLsv2i64
    11071408U,	// VSHLsv4i16
    11595696U,	// VSHLsv4i32
    11071408U,	// VSHLsv8i16
    12119984U,	// VSHLsv8i8
    13692848U,	// VSHLuv16i8
    22605744U,	// VSHLuv1i64
    13168560U,	// VSHLuv2i32
    22605744U,	// VSHLuv2i64
    12644272U,	// VSHLuv4i16
    13168560U,	// VSHLuv4i32
    12644272U,	// VSHLuv8i16
    13692848U,	// VSHLuv8i8
    962654404U,	// VSHRNv2i32
    14217412U,	// VSHRNv4i16
    14741700U,	// VSHRNv8i8
    12120524U,	// VSHRsv16i8
    974713292U,	// VSHRsv1i64
    11596236U,	// VSHRsv2i32
    974713292U,	// VSHRsv2i64
    11071948U,	// VSHRsv4i16
    11596236U,	// VSHRsv4i32
    11071948U,	// VSHRsv8i16
    12120524U,	// VSHRsv8i8
    13693388U,	// VSHRuv16i8
    22606284U,	// VSHRuv1i64
    13169100U,	// VSHRuv2i32
    22606284U,	// VSHRuv2i64
    12644812U,	// VSHRuv4i16
    13169100U,	// VSHRuv4i32
    12644812U,	// VSHRuv8i16
    13693388U,	// VSHRuv8i8
    35713969U,	// VSHTOD
    1291908017U,	// VSHTOH
    36238257U,	// VSHTOS
    1244689329U,	// VSITOD
    1245213617U,	// VSITOH
    1226339249U,	// VSITOS
    1617681U,	// VSLIv16i8
    15773457U,	// VSLIv1i64
    1093393U,	// VSLIv2i32
    15773457U,	// VSLIv2i64
    569105U,	// VSLIv4i16
    1093393U,	// VSLIv4i32
    569105U,	// VSLIv8i16
    1617681U,	// VSLIv8i8
    1311830961U,	// VSLTOD
    1312355249U,	// VSLTOH
    1293480881U,	// VSLTOS
    1010394774U,	// VSMMLA
    1282438000U,	// VSQRTD
    7893872U,	// VSQRTH
    8418160U,	// VSQRTS
    12102505U,	// VSRAsv16i8
    907586409U,	// VSRAsv1i64
    11578217U,	// VSRAsv2i32
    907586409U,	// VSRAsv2i64
    11053929U,	// VSRAsv4i16
    11578217U,	// VSRAsv4i32
    11053929U,	// VSRAsv8i16
    12102505U,	// VSRAsv8i8
    13675369U,	// VSRAuv16i8
    22588265U,	// VSRAuv1i64
    13151081U,	// VSRAuv2i32
    22588265U,	// VSRAuv2i64
    12626793U,	// VSRAuv4i16
    13151081U,	// VSRAuv4i32
    12626793U,	// VSRAuv8i16
    13675369U,	// VSRAuv8i8
    1617686U,	// VSRIv16i8
    15773462U,	// VSRIv1i64
    1093398U,	// VSRIv2i32
    15773462U,	// VSRIv2i64
    569110U,	// VSRIv4i16
    1093398U,	// VSRIv4i32
    569110U,	// VSRIv8i16
    1617686U,	// VSRIv8i8
    900770063U,	// VST1LNd16
    2981234959U,	// VST1LNd16_UPD
    901294351U,	// VST1LNd32
    2981759247U,	// VST1LNd32_UPD
    901818639U,	// VST1LNd8
    2982283535U,	// VST1LNd8_UPD
    0U,	// VST1LNq16Pseudo
    0U,	// VST1LNq16Pseudo_UPD
    0U,	// VST1LNq32Pseudo
    0U,	// VST1LNq32Pseudo_UPD
    0U,	// VST1LNq8Pseudo
    0U,	// VST1LNq8Pseudo_UPD
    3020482831U,	// VST1d16
    3087591695U,	// VST1d16Q
    0U,	// VST1d16QPseudo
    0U,	// VST1d16QPseudoWB_fixed
    0U,	// VST1d16QPseudoWB_register
    3154684175U,	// VST1d16Qwb_fixed
    3221801231U,	// VST1d16Qwb_register
    3288918287U,	// VST1d16T
    0U,	// VST1d16TPseudo
    0U,	// VST1d16TPseudoWB_fixed
    0U,	// VST1d16TPseudoWB_register
    3356010767U,	// VST1d16Twb_fixed
    3423127823U,	// VST1d16Twb_register
    3490228495U,	// VST1d16wb_fixed
    3557345551U,	// VST1d16wb_register
    3021007119U,	// VST1d32
    3088115983U,	// VST1d32Q
    0U,	// VST1d32QPseudo
    0U,	// VST1d32QPseudoWB_fixed
    0U,	// VST1d32QPseudoWB_register
    3155208463U,	// VST1d32Qwb_fixed
    3222325519U,	// VST1d32Qwb_register
    3289442575U,	// VST1d32T
    0U,	// VST1d32TPseudo
    0U,	// VST1d32TPseudoWB_fixed
    0U,	// VST1d32TPseudoWB_register
    3356535055U,	// VST1d32Twb_fixed
    3423652111U,	// VST1d32Twb_register
    3490752783U,	// VST1d32wb_fixed
    3557869839U,	// VST1d32wb_register
    3035687183U,	// VST1d64
    3102796047U,	// VST1d64Q
    0U,	// VST1d64QPseudo
    0U,	// VST1d64QPseudoWB_fixed
    0U,	// VST1d64QPseudoWB_register
    3169888527U,	// VST1d64Qwb_fixed
    3237005583U,	// VST1d64Qwb_register
    3304122639U,	// VST1d64T
    0U,	// VST1d64TPseudo
    0U,	// VST1d64TPseudoWB_fixed
    0U,	// VST1d64TPseudoWB_register
    3371215119U,	// VST1d64Twb_fixed
    3438332175U,	// VST1d64Twb_register
    3505432847U,	// VST1d64wb_fixed
    3572549903U,	// VST1d64wb_register
    3021531407U,	// VST1d8
    3088640271U,	// VST1d8Q
    0U,	// VST1d8QPseudo
    0U,	// VST1d8QPseudoWB_fixed
    0U,	// VST1d8QPseudoWB_register
    3155732751U,	// VST1d8Qwb_fixed
    3222849807U,	// VST1d8Qwb_register
    3289966863U,	// VST1d8T
    0U,	// VST1d8TPseudo
    0U,	// VST1d8TPseudoWB_fixed
    0U,	// VST1d8TPseudoWB_register
    3357059343U,	// VST1d8Twb_fixed
    3424176399U,	// VST1d8Twb_register
    3491277071U,	// VST1d8wb_fixed
    3558394127U,	// VST1d8wb_register
    3624462607U,	// VST1q16
    0U,	// VST1q16HighQPseudo
    0U,	// VST1q16HighQPseudo_UPD
    0U,	// VST1q16HighTPseudo
    0U,	// VST1q16HighTPseudo_UPD
    0U,	// VST1q16LowQPseudo_UPD
    0U,	// VST1q16LowTPseudo_UPD
    3691555087U,	// VST1q16wb_fixed
    3758672143U,	// VST1q16wb_register
    3624986895U,	// VST1q32
    0U,	// VST1q32HighQPseudo
    0U,	// VST1q32HighQPseudo_UPD
    0U,	// VST1q32HighTPseudo
    0U,	// VST1q32HighTPseudo_UPD
    0U,	// VST1q32LowQPseudo_UPD
    0U,	// VST1q32LowTPseudo_UPD
    3692079375U,	// VST1q32wb_fixed
    3759196431U,	// VST1q32wb_register
    3639666959U,	// VST1q64
    0U,	// VST1q64HighQPseudo
    0U,	// VST1q64HighQPseudo_UPD
    0U,	// VST1q64HighTPseudo
    0U,	// VST1q64HighTPseudo_UPD
    0U,	// VST1q64LowQPseudo_UPD
    0U,	// VST1q64LowTPseudo_UPD
    3706759439U,	// VST1q64wb_fixed
    3773876495U,	// VST1q64wb_register
    3625511183U,	// VST1q8
    0U,	// VST1q8HighQPseudo
    0U,	// VST1q8HighQPseudo_UPD
    0U,	// VST1q8HighTPseudo
    0U,	// VST1q8HighTPseudo_UPD
    0U,	// VST1q8LowQPseudo_UPD
    0U,	// VST1q8LowTPseudo_UPD
    3692603663U,	// VST1q8wb_fixed
    3759720719U,	// VST1q8wb_register
    900778320U,	// VST2LNd16
    0U,	// VST2LNd16Pseudo
    0U,	// VST2LNd16Pseudo_UPD
    2981407056U,	// VST2LNd16_UPD
    901302608U,	// VST2LNd32
    0U,	// VST2LNd32Pseudo
    0U,	// VST2LNd32Pseudo_UPD
    2981931344U,	// VST2LNd32_UPD
    901826896U,	// VST2LNd8
    0U,	// VST2LNd8Pseudo
    0U,	// VST2LNd8Pseudo_UPD
    2982455632U,	// VST2LNd8_UPD
    900778320U,	// VST2LNq16
    0U,	// VST2LNq16Pseudo
    0U,	// VST2LNq16Pseudo_UPD
    2981407056U,	// VST2LNq16_UPD
    901302608U,	// VST2LNq32
    0U,	// VST2LNq32Pseudo
    0U,	// VST2LNq32Pseudo_UPD
    2981931344U,	// VST2LNq32_UPD
    3825789264U,	// VST2b16
    3892881744U,	// VST2b16wb_fixed
    3959998800U,	// VST2b16wb_register
    3826313552U,	// VST2b32
    3893406032U,	// VST2b32wb_fixed
    3960523088U,	// VST2b32wb_register
    3826837840U,	// VST2b8
    3893930320U,	// VST2b8wb_fixed
    3961047376U,	// VST2b8wb_register
    3624462672U,	// VST2d16
    3691555152U,	// VST2d16wb_fixed
    3758672208U,	// VST2d16wb_register
    3624986960U,	// VST2d32
    3692079440U,	// VST2d32wb_fixed
    3759196496U,	// VST2d32wb_register
    3625511248U,	// VST2d8
    3692603728U,	// VST2d8wb_fixed
    3759720784U,	// VST2d8wb_register
    3087591760U,	// VST2q16
    0U,	// VST2q16Pseudo
    0U,	// VST2q16PseudoWB_fixed
    0U,	// VST2q16PseudoWB_register
    3154684240U,	// VST2q16wb_fixed
    3221801296U,	// VST2q16wb_register
    3088116048U,	// VST2q32
    0U,	// VST2q32Pseudo
    0U,	// VST2q32PseudoWB_fixed
    0U,	// VST2q32PseudoWB_register
    3155208528U,	// VST2q32wb_fixed
    3222325584U,	// VST2q32wb_register
    3088640336U,	// VST2q8
    0U,	// VST2q8Pseudo
    0U,	// VST2q8PseudoWB_fixed
    0U,	// VST2q8PseudoWB_register
    3155732816U,	// VST2q8wb_fixed
    3222849872U,	// VST2q8wb_register
    900860261U,	// VST3LNd16
    0U,	// VST3LNd16Pseudo
    0U,	// VST3LNd16Pseudo_UPD
    2981431653U,	// VST3LNd16_UPD
    901384549U,	// VST3LNd32
    0U,	// VST3LNd32Pseudo
    0U,	// VST3LNd32Pseudo_UPD
    2981955941U,	// VST3LNd32_UPD
    901908837U,	// VST3LNd8
    0U,	// VST3LNd8Pseudo
    0U,	// VST3LNd8Pseudo_UPD
    2982480229U,	// VST3LNd8_UPD
    900860261U,	// VST3LNq16
    0U,	// VST3LNq16Pseudo
    0U,	// VST3LNq16Pseudo_UPD
    2981431653U,	// VST3LNq16_UPD
    901384549U,	// VST3LNq32
    0U,	// VST3LNq32Pseudo
    0U,	// VST3LNq32Pseudo_UPD
    2981955941U,	// VST3LNq32_UPD
    900778341U,	// VST3d16
    0U,	// VST3d16Pseudo
    0U,	// VST3d16Pseudo_UPD
    2981407077U,	// VST3d16_UPD
    901302629U,	// VST3d32
    0U,	// VST3d32Pseudo
    0U,	// VST3d32Pseudo_UPD
    2981931365U,	// VST3d32_UPD
    901826917U,	// VST3d8
    0U,	// VST3d8Pseudo
    0U,	// VST3d8Pseudo_UPD
    2982455653U,	// VST3d8_UPD
    900778341U,	// VST3q16
    0U,	// VST3q16Pseudo_UPD
    2981407077U,	// VST3q16_UPD
    0U,	// VST3q16oddPseudo
    0U,	// VST3q16oddPseudo_UPD
    901302629U,	// VST3q32
    0U,	// VST3q32Pseudo_UPD
    2981931365U,	// VST3q32_UPD
    0U,	// VST3q32oddPseudo
    0U,	// VST3q32oddPseudo_UPD
    901826917U,	// VST3q8
    0U,	// VST3q8Pseudo_UPD
    2982455653U,	// VST3q8_UPD
    0U,	// VST3q8oddPseudo
    0U,	// VST3q8oddPseudo_UPD
    901032315U,	// VST4LNd16
    0U,	// VST4LNd16Pseudo
    0U,	// VST4LNd16Pseudo_UPD
    2981415291U,	// VST4LNd16_UPD
    901556603U,	// VST4LNd32
    0U,	// VST4LNd32Pseudo
    0U,	// VST4LNd32Pseudo_UPD
    2981939579U,	// VST4LNd32_UPD
    902080891U,	// VST4LNd8
    0U,	// VST4LNd8Pseudo
    0U,	// VST4LNd8Pseudo_UPD
    2982463867U,	// VST4LNd8_UPD
    901032315U,	// VST4LNq16
    0U,	// VST4LNq16Pseudo
    0U,	// VST4LNq16Pseudo_UPD
    2981415291U,	// VST4LNq16_UPD
    901556603U,	// VST4LNq32
    0U,	// VST4LNq32Pseudo
    0U,	// VST4LNq32Pseudo_UPD
    2981939579U,	// VST4LNq32_UPD
    900860283U,	// VST4d16
    0U,	// VST4d16Pseudo
    0U,	// VST4d16Pseudo_UPD
    2981431675U,	// VST4d16_UPD
    901384571U,	// VST4d32
    0U,	// VST4d32Pseudo
    0U,	// VST4d32Pseudo_UPD
    2981955963U,	// VST4d32_UPD
    901908859U,	// VST4d8
    0U,	// VST4d8Pseudo
    0U,	// VST4d8Pseudo_UPD
    2982480251U,	// VST4d8_UPD
    900860283U,	// VST4q16
    0U,	// VST4q16Pseudo_UPD
    2981431675U,	// VST4q16_UPD
    0U,	// VST4q16oddPseudo
    0U,	// VST4q16oddPseudo_UPD
    901384571U,	// VST4q32
    0U,	// VST4q32Pseudo_UPD
    2981955963U,	// VST4q32_UPD
    0U,	// VST4q32oddPseudo
    0U,	// VST4q32oddPseudo_UPD
    901908859U,	// VST4q8
    0U,	// VST4q8Pseudo_UPD
    2982480251U,	// VST4q8_UPD
    0U,	// VST4q8oddPseudo
    0U,	// VST4q8oddPseudo_UPD
    942173170U,	// VSTMDDB_UPD
    2730782U,	// VSTMDIA
    942172958U,	// VSTMDIA_UPD
    0U,	// VSTMQIA
    942173170U,	// VSTMSDB_UPD
    2730782U,	// VSTMSIA
    942172958U,	// VSTMSIA_UPD
    2683400U,	// VSTRD
    586248U,	// VSTRH
    2683400U,	// VSTRS
    2647159304U,	// VSTR_FPCXTNS_off
    768143880U,	// VSTR_FPCXTNS_post
    2714300936U,	// VSTR_FPCXTNS_pre
    2647683592U,	// VSTR_FPCXTS_off
    768668168U,	// VSTR_FPCXTS_post
    2714825224U,	// VSTR_FPCXTS_pre
    2782458376U,	// VSTR_FPSCR_NZCVQC_off
    1708700168U,	// VSTR_FPSCR_NZCVQC_post
    2849550856U,	// VSTR_FPSCR_NZCVQC_pre
    2648732168U,	// VSTR_FPSCR_off
    769716744U,	// VSTR_FPSCR_post
    2715873800U,	// VSTR_FPSCR_pre
    2783506952U,	// VSTR_P0_off
    1709748744U,	// VSTR_P0_post
    2850599432U,	// VSTR_P0_pre
    2649780744U,	// VSTR_VPR_off
    770765320U,	// VSTR_VPR_post
    2716922376U,	// VSTR_VPR_pre
    1282469086U,	// VSUBD
    7924958U,	// VSUBH
    962654345U,	// VSUBHNv2i32
    14217353U,	// VSUBHNv4i16
    14741641U,	// VSUBHNv8i8
    11595613U,	// VSUBLsv2i64
    11071325U,	// VSUBLsv4i32
    12119901U,	// VSUBLsv8i16
    13168477U,	// VSUBLuv2i64
    12644189U,	// VSUBLuv4i32
    13692765U,	// VSUBLuv8i16
    8449246U,	// VSUBS
    11596894U,	// VSUBWsv2i64
    11072606U,	// VSUBWsv4i32
    12121182U,	// VSUBWsv8i16
    13169758U,	// VSUBWuv2i64
    12645470U,	// VSUBWuv4i32
    13694046U,	// VSUBWuv8i16
    8449246U,	// VSUBfd
    8449246U,	// VSUBfq
    7924958U,	// VSUBhd
    7924958U,	// VSUBhq
    15264990U,	// VSUBv16i8
    962653406U,	// VSUBv1i64
    14216414U,	// VSUBv2i32
    962653406U,	// VSUBv2i64
    14740702U,	// VSUBv4i16
    14216414U,	// VSUBv4i32
    14740702U,	// VSUBv8i16
    15264990U,	// VSUBv8i8
    1010394817U,	// VSUDOTDI
    1010394817U,	// VSUDOTQI
    2666892U,	// VSWPd
    2666892U,	// VSWPq
    1634136U,	// VTBL1
    1634136U,	// VTBL2
    1634136U,	// VTBL3
    0U,	// VTBL3Pseudo
    1634136U,	// VTBL4
    0U,	// VTBL4Pseudo
    1619211U,	// VTBX1
    1619211U,	// VTBX2
    1619211U,	// VTBX3
    0U,	// VTBX3Pseudo
    1619211U,	// VTBX4
    0U,	// VTBX4Pseudo
    37811121U,	// VTOSHD
    1294529457U,	// VTOSHH
    38335409U,	// VTOSHS
    1235776013U,	// VTOSIRD
    1246786061U,	// VTOSIRH
    1227911693U,	// VTOSIRS
    1235776433U,	// VTOSIZD
    1246786481U,	// VTOSIZH
    1227912113U,	// VTOSIZS
    1302918065U,	// VTOSLD
    1313928113U,	// VTOSLH
    1295053745U,	// VTOSLS
    39383985U,	// VTOUHD
    1295578033U,	// VTOUHH
    39908273U,	// VTOUHS
    1248358925U,	// VTOUIRD
    1248883213U,	// VTOUIRH
    1228960269U,	// VTOUIRS
    1248359345U,	// VTOUIZD
    1248883633U,	// VTOUIZH
    1228960689U,	// VTOUIZS
    1315500977U,	// VTOULD
    1316025265U,	// VTOULH
    1296102321U,	// VTOULS
    569551U,	// VTRNd16
    1093839U,	// VTRNd32
    1618127U,	// VTRNd8
    569551U,	// VTRNq16
    1093839U,	// VTRNq32
    1618127U,	// VTRNq8
    1635200U,	// VTSTv16i8
    1110912U,	// VTSTv2i32
    586624U,	// VTSTv4i16
    1110912U,	// VTSTv4i32
    586624U,	// VTSTv8i16
    1635200U,	// VTSTv8i8
    1010394828U,	// VUDOTD
    1010394828U,	// VUDOTDI
    1010394828U,	// VUDOTQ
    1010394828U,	// VUDOTQI
    41481137U,	// VUHTOD
    1292432305U,	// VUHTOH
    42005425U,	// VUHTOS
    1250456497U,	// VUITOD
    1250980785U,	// VUITOH
    1226863537U,	// VUITOS
    1317598129U,	// VULTOD
    1318122417U,	// VULTOH
    1294005169U,	// VULTOS
    1010394806U,	// VUMMLA
    1010394785U,	// VUSDOTD
    1010394785U,	// VUSDOTDI
    1010394785U,	// VUSDOTQ
    1010394785U,	// VUSDOTQI
    1010394762U,	// VUSMMLA
    569745U,	// VUZPd16
    1618321U,	// VUZPd8
    569745U,	// VUZPq16
    1094033U,	// VUZPq32
    1618321U,	// VUZPq8
    569621U,	// VZIPd16
    1618197U,	// VZIPd8
    569621U,	// VZIPq16
    1093909U,	// VZIPq32
    1618197U,	// VZIPq8
    2730733U,	// sysLDMDA
    942172909U,	// sysLDMDA_UPD
    2730988U,	// sysLDMDB
    942173164U,	// sysLDMDB_UPD
    2732116U,	// sysLDMIA
    942174292U,	// sysLDMIA_UPD
    2731007U,	// sysLDMIB
    942173183U,	// sysLDMIB_UPD
    2730739U,	// sysSTMDA
    942172915U,	// sysSTMDA_UPD
    2730995U,	// sysSTMDB
    942173171U,	// sysSTMDB_UPD
    2732151U,	// sysSTMIA
    942174327U,	// sysSTMIA_UPD
    2731013U,	// sysSTMIB
    942173189U,	// sysSTMIB_UPD
    2632979U,	// t2ADCri
    43527443U,	// t2ADCrr
    43584787U,	// t2ADCrs
    43527511U,	// t2ADDri
    2684005U,	// t2ADDri12
    43527511U,	// t2ADDrr
    43584855U,	// t2ADDrs
    43527511U,	// t2ADDspImm
    2684005U,	// t2ADDspImm12
    43545002U,	// t2ADR
    2633112U,	// t2ANDri
    43527576U,	// t2ANDrr
    43584920U,	// t2ANDrs
    43528683U,	// t2ASRri
    43528683U,	// t2ASRrr
    43545191U,	// t2ASRs1
    4422U,	// t2AUT
    875154964U,	// t2AUTG
    1117367229U,	// t2B
    2682139U,	// t2BFC
    2666249U,	// t2BFI
    1076391814U,	// t2BFLi
    1076393386U,	// t2BFLr
    1076391413U,	// t2BFi
    4029777812U,	// t2BFic
    1076393307U,	// t2BFr
    2632992U,	// t2BICri
    43527456U,	// t2BICrr
    43584800U,	// t2BICrs
    1917U,	// t2BTI
    875156389U,	// t2BXAUT
    2731803U,	// t2BXJ
    1117367229U,	// t2Bcc
    1344934161U,	// t2CDP
    1344932154U,	// t2CDP2
    4838734U,	// t2CLREX
    2888421481U,	// t2CLRM
    2651645U,	// t2CLZ
    43544746U,	// t2CMNri
    43544746U,	// t2CMNzrr
    43577514U,	// t2CMNzrs
    43544859U,	// t2CMPri
    43544859U,	// t2CMPrr
    43577627U,	// t2CMPrs
    4802484U,	// t2CPS1p
    1520095838U,	// t2CPS2p
    1479201374U,	// t2CPS3p
    942753529U,	// t2CRC32B
    942753537U,	// t2CRC32CB
    942753647U,	// t2CRC32CH
    942753767U,	// t2CRC32CW
    942753639U,	// t2CRC32H
    942753759U,	// t2CRC32W
    942753686U,	// t2CSEL
    942753580U,	// t2CSINC
    942753738U,	// t2CSINV
    942753632U,	// t2CSNEG
    2731517U,	// t2DBG
    4835593U,	// t2DCPS1
    4835658U,	// t2DCPS2
    4835679U,	// t2DCPS3
    942753706U,	// t2DLS
    4096371758U,	// t2DMB
    4096371854U,	// t2DSB
    2634201U,	// t2EORri
    43528665U,	// t2EORrr
    43586009U,	// t2EORrs
    43627281U,	// t2HINT
    4802513U,	// t2HVC
    4163480722U,	// t2ISB
    69751521U,	// t2IT
    0U,	// t2Int_eh_sjlj_setjmp
    0U,	// t2Int_eh_sjlj_setjmp_nofp
    2648809U,	// t2LDA
    2649018U,	// t2LDAB
    2651452U,	// t2LDAEX
    2649329U,	// t2LDAEXB
    2682292U,	// t2LDAEXD
    2649825U,	// t2LDAEXH
    2649625U,	// t2LDAH
    1344843551U,	// t2LDC2L_OFFSET
    1344843551U,	// t2LDC2L_OPTION
    1344843551U,	// t2LDC2L_POST
    1344843551U,	// t2LDC2L_PRE
    1344842016U,	// t2LDC2_OFFSET
    1344842016U,	// t2LDC2_OPTION
    1344842016U,	// t2LDC2_POST
    1344842016U,	// t2LDC2_PRE
    1344843619U,	// t2LDCL_OFFSET
    1344843619U,	// t2LDCL_OPTION
    1344843619U,	// t2LDCL_POST
    1344843619U,	// t2LDCL_PRE
    1344843031U,	// t2LDC_OFFSET
    1344843031U,	// t2LDC_OPTION
    1344843031U,	// t2LDC_POST
    1344843031U,	// t2LDC_PRE
    2730988U,	// t2LDMDB
    942173164U,	// t2LDMDB_UPD
    43626580U,	// t2LDMIA
    983068756U,	// t2LDMIA_UPD
    2683561U,	// t2LDRBT
    2665603U,	// t2LDRB_POST
    2665603U,	// t2LDRB_PRE
    43576451U,	// t2LDRBi12
    2681987U,	// t2LDRBi8
    43543683U,	// t2LDRBpci
    43560067U,	// t2LDRBs
    2674077U,	// t2LDRD_POST
    2674077U,	// t2LDRD_PRE
    2665885U,	// t2LDRDi8
    2684232U,	// t2LDREX
    2649343U,	// t2LDREXB
    2682306U,	// t2LDREXD
    2649839U,	// t2LDREXH
    2683596U,	// t2LDRHT
    2666121U,	// t2LDRH_POST
    2666121U,	// t2LDRH_PRE
    43576969U,	// t2LDRHi12
    2682505U,	// t2LDRHi8
    43544201U,	// t2LDRHpci
    43560585U,	// t2LDRHs
    2683573U,	// t2LDRSBT
    2665622U,	// t2LDRSB_POST
    2665622U,	// t2LDRSB_PRE
    43576470U,	// t2LDRSBi12
    2682006U,	// t2LDRSBi8
    43543702U,	// t2LDRSBpci
    43560086U,	// t2LDRSBs
    2683608U,	// t2LDRSHT
    2666160U,	// t2LDRSH_POST
    2666160U,	// t2LDRSH_PRE
    43577008U,	// t2LDRSHi12
    2682544U,	// t2LDRSHi8
    43544240U,	// t2LDRSHpci
    43560624U,	// t2LDRSHs
    2683755U,	// t2LDRT
    2666927U,	// t2LDR_POST
    2666927U,	// t2LDR_PRE
    43577775U,	// t2LDRi12
    2683311U,	// t2LDRi8
    43545007U,	// t2LDRpci
    43561391U,	// t2LDRs
    4818775U,	// t2LE
    10577751U,	// t2LEUpdate
    43528231U,	// t2LSLri
    43528231U,	// t2LSLrr
    43528690U,	// t2LSRri
    43528690U,	// t2LSRrr
    43545196U,	// t2LSRs1
    1344934310U,	// t2MCR
    1344932159U,	// t2MCR2
    1344852449U,	// t2MCRR
    1344850244U,	// t2MCRR2
    2665261U,	// t2MLA
    2667062U,	// t2MLS
    2683830U,	// t2MOVTi16
    43553876U,	// t2MOVi
    2651259U,	// t2MOVi16
    43553876U,	// t2MOVr
    1143606574U,	// t2MRC
    1143605541U,	// t2MRC2
    1814613298U,	// t2MRRC
    1814612266U,	// t2MRRC2
    2732643U,	// t2MRS_AR
    2650723U,	// t2MRS_M
    2650723U,	// t2MRSbanked
    2732643U,	// t2MRSsys_AR
    1881698807U,	// t2MSR_AR
    1881698807U,	// t2MSR_M
    1948807671U,	// t2MSRbanked
    2682935U,	// t2MUL
    2658555U,	// t2MVNi
    43553019U,	// t2MVNr
    43528443U,	// t2MVNs
    2633931U,	// t2ORNri
    2633931U,	// t2ORNrr
    2691275U,	// t2ORNrs
    2634215U,	// t2ORRri
    43528679U,	// t2ORRrr
    43586023U,	// t2ORRrs
    4387U,	// t2PAC
    4403U,	// t2PACBTI
    2731521U,	// t2PACG
    2667156U,	// t2PKHBT
    2665639U,	// t2PKHTB
    4230509674U,	// t2PLDWi12
    2651242U,	// t2PLDWi8
    69792874U,	// t2PLDWs
    4230507916U,	// t2PLDi12
    2649484U,	// t2PLDi8
    136949132U,	// t2PLDpci
    69791116U,	// t2PLDs
    4230508301U,	// t2PLIi12
    2649869U,	// t2PLIi8
    136949517U,	// t2PLIpci
    69791501U,	// t2PLIs
    2682235U,	// t2QADD
    2681301U,	// t2QADD16
    2681404U,	// t2QADD8
    2684352U,	// t2QASX
    2682209U,	// t2QDADD
    2682060U,	// t2QDSUB
    2684098U,	// t2QSAX
    2682073U,	// t2QSUB
    2681263U,	// t2QSUB16
    2681365U,	// t2QSUB8
    2650847U,	// t2RBIT
    43545635U,	// t2REV
    43543033U,	// t2REV16
    43544251U,	// t2REVSH
    2730981U,	// t2RFEDB
    2730981U,	// t2RFEDBW
    2730769U,	// t2RFEIA
    2730769U,	// t2RFEIAW
    43528669U,	// t2RORri
    43528669U,	// t2RORrr
    2659759U,	// t2RRX
    43527320U,	// t2RSBri
    2632856U,	// t2RSBrr
    2690200U,	// t2RSBrs
    2681308U,	// t2SADD16
    2681410U,	// t2SADD8
    2684357U,	// t2SASX
    3215U,	// t2SB
    2632974U,	// t2SBCri
    43527438U,	// t2SBCrr
    43584782U,	// t2SBCrs
    2667866U,	// t2SBFX
    2683943U,	// t2SDIV
    2682754U,	// t2SEL
    4802460U,	// t2SETPAN
    4836881U,	// t2SG
    2681284U,	// t2SHADD16
    2681389U,	// t2SHADD8
    2684339U,	// t2SHASX
    2684085U,	// t2SHSAX
    2681246U,	// t2SHSUB16
    2681350U,	// t2SHSUB8
    2731306U,	// t2SMC
    2665419U,	// t2SMLABB
    2667149U,	// t2SMLABT
    2665795U,	// t2SMLAD
    2667792U,	// t2SMLADX
    2756422U,	// t2SMLAL
    2755538U,	// t2SMLALBB
    2757274U,	// t2SMLALBT
    2755973U,	// t2SMLALD
    2757918U,	// t2SMLALDX
    2755757U,	// t2SMLALTB
    2757516U,	// t2SMLALTT
    2665632U,	// t2SMLATB
    2667397U,	// t2SMLATT
    2665699U,	// t2SMLAWB
    2667451U,	// t2SMLAWT
    2665896U,	// t2SMLSD
    2667822U,	// t2SMLSDX
    2755984U,	// t2SMLSLD
    2757926U,	// t2SMLSLDX
    2665265U,	// t2SMMLA
    2666911U,	// t2SMMLAR
    2667060U,	// t2SMMLS
    2666991U,	// t2SMMLSR
    2682939U,	// t2SMMUL
    2683345U,	// t2SMMULR
    2682185U,	// t2SMUAD
    2684183U,	// t2SMUADX
    2681818U,	// t2SMULBB
    2683554U,	// t2SMULBT
    2666476U,	// t2SMULL
    2682037U,	// t2SMULTB
    2683796U,	// t2SMULTT
    2682090U,	// t2SMULWB
    2683842U,	// t2SMULWT
    2682286U,	// t2SMUSD
    2684213U,	// t2SMUSDX
    44149753U,	// t2SRSDB
    44674041U,	// t2SRSDB_UPD
    44149541U,	// t2SRSIA
    44673829U,	// t2SRSIA_UPD
    2667134U,	// t2SSAT
    2681322U,	// t2SSAT16
    2684103U,	// t2SSAX
    2681270U,	// t2SSUB16
    2681371U,	// t2SSUB8
    1344843557U,	// t2STC2L_OFFSET
    1344843557U,	// t2STC2L_OPTION
    1344843557U,	// t2STC2L_POST
    1344843557U,	// t2STC2L_PRE
    1344842032U,	// t2STC2_OFFSET
    1344842032U,	// t2STC2_OPTION
    1344842032U,	// t2STC2_POST
    1344842032U,	// t2STC2_PRE
    1344843624U,	// t2STCL_OFFSET
    1344843624U,	// t2STCL_OPTION
    1344843624U,	// t2STCL_POST
    1344843624U,	// t2STCL_PRE
    1344843067U,	// t2STC_OFFSET
    1344843067U,	// t2STC_OPTION
    1344843067U,	// t2STC_POST
    1344843067U,	// t2STC_PRE
    2650161U,	// t2STL
    2649122U,	// t2STLB
    2684226U,	// t2STLEX
    2682104U,	// t2STLEXB
    2665915U,	// t2STLEXD
    2682600U,	// t2STLEXH
    2649701U,	// t2STLH
    2730995U,	// t2STMDB
    942173171U,	// t2STMDB_UPD
    43626615U,	// t2STMIA
    983068791U,	// t2STMIA_UPD
    2683567U,	// t2STRBT
    942189705U,	// t2STRB_POST
    942189705U,	// t2STRB_PRE
    43576457U,	// t2STRBi12
    2681993U,	// t2STRBi8
    43560073U,	// t2STRBs
    942198179U,	// t2STRD_POST
    942198179U,	// t2STRD_PRE
    2665891U,	// t2STRDi8
    2667860U,	// t2STREX
    2682118U,	// t2STREXB
    2665929U,	// t2STREXD
    2682614U,	// t2STREXH
    2683602U,	// t2STRHT
    942190223U,	// t2STRH_POST
    942190223U,	// t2STRH_PRE
    43576975U,	// t2STRHi12
    2682511U,	// t2STRHi8
    43560591U,	// t2STRHs
    2683766U,	// t2STRT
    942191113U,	// t2STR_POST
    942191113U,	// t2STR_PRE
    43577865U,	// t2STRi12
    2683401U,	// t2STRi8
    43561481U,	// t2STRs
    45199914U,	// t2SUBS_PC_LR
    43527374U,	// t2SUBri
    2683999U,	// t2SUBri12
    43527374U,	// t2SUBrr
    43584718U,	// t2SUBrs
    43527374U,	// t2SUBspImm
    2683999U,	// t2SUBspImm12
    2665407U,	// t2SXTAB
    2664832U,	// t2SXTAB16
    2666031U,	// t2SXTAH
    43576514U,	// t2SXTB
    2681232U,	// t2SXTB16
    43577025U,	// t2SXTH
    203975649U,	// t2TBB
    271085115U,	// t2TBH
    43544987U,	// t2TEQri
    43544987U,	// t2TEQrr
    43577755U,	// t2TEQrs
    338275484U,	// t2TSB
    43545473U,	// t2TSTri
    43545473U,	// t2TSTrr
    43578241U,	// t2TSTrs
    2651017U,	// t2TT
    2648949U,	// t2TTA
    2650760U,	// t2TTAT
    2651035U,	// t2TTT
    2681315U,	// t2UADD16
    2681416U,	// t2UADD8
    2684362U,	// t2UASX
    2667871U,	// t2UBFX
    4802520U,	// t2UDF
    2683948U,	// t2UDIV
    2681292U,	// t2UHADD16
    2681396U,	// t2UHADD8
    2684345U,	// t2UHASX
    2684091U,	// t2UHSAX
    2681254U,	// t2UHSUB16
    2681357U,	// t2UHSUB8
    2756395U,	// t2UMAAL
    2756428U,	// t2UMLAL
    2666482U,	// t2UMULL
    2681300U,	// t2UQADD16
    2681403U,	// t2UQADD8
    2684351U,	// t2UQASX
    2684097U,	// t2UQSAX
    2681262U,	// t2UQSUB16
    2681364U,	// t2UQSUB8
    2681383U,	// t2USAD8
    2664959U,	// t2USADA8
    2667139U,	// t2USAT
    2681329U,	// t2USAT16
    2684108U,	// t2USAX
    2681277U,	// t2USUB16
    2681377U,	// t2USUB8
    2665413U,	// t2UXTAB
    2664840U,	// t2UXTAB16
    2666037U,	// t2UXTAH
    43576519U,	// t2UXTB
    2681239U,	// t2UXTB16
    43577030U,	// t2UXTH
    942753711U,	// t2WLS
    1052593427U,	// tADC
    2682199U,	// tADDhirr
    918375767U,	// tADDi3
    1052593495U,	// tADDi8
    2682199U,	// tADDrSP
    2682199U,	// tADDrSPi
    918375767U,	// tADDrr
    2682199U,	// tADDspi
    2682199U,	// tADDspr
    2650538U,	// tADR
    1052593560U,	// tAND
    918376939U,	// tASRri
    1052594667U,	// tASRrr
    1076472765U,	// tB
    1052593440U,	// tBIC
    4802500U,	// tBKPT
    405393242U,	// tBL
    875156053U,	// tBLXNSr
    405394854U,	// tBLXi
    875156902U,	// tBLXr
    2733312U,	// tBX
    2732624U,	// tBXNS
    1076472765U,	// tBcc
    4029761540U,	// tCBNZ
    4029761535U,	// tCBZ
    2650282U,	// tCMNz
    2650395U,	// tCMPhir
    2650395U,	// tCMPi8
    2650395U,	// tCMPr
    1476579934U,	// tCPS
    1052594649U,	// tEOR
    2732817U,	// tHINT
    4802495U,	// tHLT
    0U,	// tInt_WIN_eh_sjlj_longjmp
    0U,	// tInt_eh_sjlj_longjmp
    0U,	// tInt_eh_sjlj_setjmp
    2732116U,	// tLDMIA
    2681987U,	// tLDRBi
    2681987U,	// tLDRBr
    2682505U,	// tLDRHi
    2682505U,	// tLDRHr
    2682006U,	// tLDRSB
    2682544U,	// tLDRSH
    2683311U,	// tLDRi
    2650543U,	// tLDRpci
    2683311U,	// tLDRr
    2683311U,	// tLDRspi
    918376487U,	// tLSLri
    1052594215U,	// tLSLrr
    918376946U,	// tLSRri
    1052594674U,	// tLSRrr
    942753721U,	// tMOVSr
    1254446164U,	// tMOVi8
    2651220U,	// tMOVr
    918376503U,	// tMUL
    1254445307U,	// tMVN
    1052594663U,	// tORR
    0U,	// tPICADD
    2888421663U,	// tPOP
    2888421046U,	// tPUSH
    2651171U,	// tREV
    2648569U,	// tREV16
    2649787U,	// tREVSH
    1052594653U,	// tROR
    2193968280U,	// tRSB
    1052593422U,	// tSBC
    280399U,	// tSETEND
    942174327U,	// tSTMIA_UPD
    2681993U,	// tSTRBi
    2681993U,	// tSTRBr
    2682511U,	// tSTRHi
    2682511U,	// tSTRHr
    2683401U,	// tSTRi
    2683401U,	// tSTRr
    2683401U,	// tSTRspi
    918375630U,	// tSUBi3
    1052593358U,	// tSUBi8
    918375630U,	// tSUBrr
    2682062U,	// tSUBspi
    2731327U,	// tSVC
    2649282U,	// tSXTB
    2649793U,	// tSXTH
    4364U,	// tTRAP
    2651009U,	// tTST
    4802395U,	// tUDF
    2649287U,	// tUXTB
    2649798U,	// tUXTH
    2298U,	// t__brkdiv0
  };

  static const uint32_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// INIT_UNDEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_VALUE_LIST
    0U,	// DBG_INSTR_REF
    0U,	// DBG_PHI
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// COPY_LANEMASK
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// FAKE_USE
    0U,	// MEMBARRIER
    0U,	// JUMP_TABLE_DEBUG_INFO
    0U,	// RELOC_NONE
    0U,	// CONVERGENCECTRL_ENTRY
    0U,	// CONVERGENCECTRL_ANCHOR
    0U,	// CONVERGENCECTRL_LOOP
    0U,	// CONVERGENCECTRL_GLUE
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_ABDS
    0U,	// G_ABDU
    0U,	// G_UAVGFLOOR
    0U,	// G_UAVGCEIL
    0U,	// G_SAVGFLOOR
    0U,	// G_SAVGCEIL
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_PTRAUTH_GLOBAL_VALUE
    0U,	// G_CONSTANT_POOL
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_CONSTANT_FOLD_BARRIER
    0U,	// G_INTRINSIC_FPTRUNC_ROUND
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_LLRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_READSTEADYCOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_ATOMICRMW_FMAX
    0U,	// G_ATOMICRMW_FMIN
    0U,	// G_ATOMICRMW_FMAXIMUM
    0U,	// G_ATOMICRMW_FMINIMUM
    0U,	// G_ATOMICRMW_UINC_WRAP
    0U,	// G_ATOMICRMW_UDEC_WRAP
    0U,	// G_ATOMICRMW_USUB_COND
    0U,	// G_ATOMICRMW_USUB_SAT
    0U,	// G_FENCE
    0U,	// G_PREFETCH
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INVOKE_REGION_START
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_INTRINSIC_CONVERGENT
    0U,	// G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_TRUNC_SSAT_S
    0U,	// G_TRUNC_SSAT_U
    0U,	// G_TRUNC_USAT_U
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SCMP
    0U,	// G_UCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FMODF
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FEXP10
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FLDEXP
    0U,	// G_FFREXP
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FPTOSI_SAT
    0U,	// G_FPTOUI_SAT
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_IS_FPCLASS
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_FMINIMUMNUM
    0U,	// G_FMAXIMUMNUM
    0U,	// G_GET_FPENV
    0U,	// G_SET_FPENV
    0U,	// G_RESET_FPENV
    0U,	// G_GET_FPMODE
    0U,	// G_SET_FPMODE
    0U,	// G_RESET_FPMODE
    0U,	// G_GET_ROUNDING
    0U,	// G_SET_ROUNDING
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_VSCALE
    0U,	// G_INSERT_SUBVECTOR
    0U,	// G_EXTRACT_SUBVECTOR
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_SPLAT_VECTOR
    0U,	// G_STEP_VECTOR
    0U,	// G_VECTOR_COMPRESS
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSINCOS
    0U,	// G_FTAN
    0U,	// G_FACOS
    0U,	// G_FASIN
    0U,	// G_FATAN
    0U,	// G_FATAN2
    0U,	// G_FCOSH
    0U,	// G_FSINH
    0U,	// G_FTANH
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STACKSAVE
    0U,	// G_STACKRESTORE
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_STRICT_FLDEXP
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_TRAP
    0U,	// G_DEBUGTRAP
    0U,	// G_UBSANTRAP
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_FMAXIMUM
    0U,	// G_VECREDUCE_FMINIMUM
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    0U,	// ADDSri
    0U,	// ADDSrr
    0U,	// ADDSrsi
    0U,	// ADDSrsr
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// ASRi
    0U,	// ASRr
    0U,	// ASRs1
    0U,	// B
    0U,	// BCCZi64
    0U,	// BCCi64
    0U,	// BLX_noip
    0U,	// BLX_pred_noip
    0U,	// BL_PUSHLR
    0U,	// BMOVPCB_CALL
    0U,	// BMOVPCRX_CALL
    0U,	// BR_JTadd
    0U,	// BR_JTm_i12
    0U,	// BR_JTm_rs
    0U,	// BR_JTr
    0U,	// BX_CALL
    0U,	// CMP_SWAP_16
    0U,	// CMP_SWAP_32
    0U,	// CMP_SWAP_64
    0U,	// CMP_SWAP_8
    0U,	// CONSTPOOL_ENTRY
    0U,	// COPY_STRUCT_BYVAL_I32
    0U,	// ITasm
    0U,	// Int_eh_sjlj_dispatchsetup
    0U,	// Int_eh_sjlj_longjmp
    0U,	// Int_eh_sjlj_setjmp
    0U,	// Int_eh_sjlj_setjmp_nofp
    0U,	// Int_eh_sjlj_setup_dispatch
    0U,	// JUMPTABLE_ADDRS
    0U,	// JUMPTABLE_INSTS
    0U,	// JUMPTABLE_TBB
    0U,	// JUMPTABLE_TBH
    0U,	// KCFI_CHECK_ARM
    0U,	// KCFI_CHECK_Thumb1
    0U,	// KCFI_CHECK_Thumb2
    0U,	// LDMIA_RET
    128U,	// LDRBT_POST
    16384U,	// LDRConstPool
    128U,	// LDRHTii
    0U,	// LDRLIT_ga_abs
    0U,	// LDRLIT_ga_pcrel
    0U,	// LDRLIT_ga_pcrel_ldr
    128U,	// LDRSBTii
    128U,	// LDRSHTii
    128U,	// LDRT_POST
    0U,	// LEApcrel
    0U,	// LEApcrelJT
    0U,	// LOADDUAL
    0U,	// LSLi
    0U,	// LSLr
    0U,	// LSRi
    0U,	// LSRr
    0U,	// LSRs1
    0U,	// MEMCPY
    0U,	// MLAv5
    0U,	// MOVCCi
    0U,	// MOVCCi16
    0U,	// MOVCCi32imm
    0U,	// MOVCCr
    0U,	// MOVCCsi
    0U,	// MOVCCsr
    0U,	// MOVPCRX
    0U,	// MOVTi16_ga_pcrel
    0U,	// MOV_ga_pcrel
    0U,	// MOV_ga_pcrel_ldr
    0U,	// MOVi16_ga_pcrel
    0U,	// MOVi32imm
    0U,	// MQPRCopy
    0U,	// MQQPRLoad
    0U,	// MQQPRStore
    0U,	// MQQQQPRLoad
    0U,	// MQQQQPRStore
    0U,	// MULv5
    0U,	// MVE_MEMCPYLOOPINST
    0U,	// MVE_MEMSETLOOPINST
    0U,	// MVNCCi
    0U,	// PICADD
    0U,	// PICLDR
    0U,	// PICLDRB
    0U,	// PICLDRH
    0U,	// PICLDRSB
    0U,	// PICLDRSH
    0U,	// PICSTR
    0U,	// PICSTRB
    0U,	// PICSTRH
    0U,	// RORi
    0U,	// RORr
    0U,	// RRX
    16384U,	// RRXi
    0U,	// RSBSri
    0U,	// RSBSrsi
    0U,	// RSBSrsr
    0U,	// SEH_EpilogEnd
    0U,	// SEH_EpilogStart
    0U,	// SEH_Nop
    0U,	// SEH_Nop_Ret
    0U,	// SEH_PrologEnd
    0U,	// SEH_SaveFRegs
    0U,	// SEH_SaveLR
    0U,	// SEH_SaveRegs
    0U,	// SEH_SaveRegs_Ret
    0U,	// SEH_SaveSP
    0U,	// SEH_StackAlloc
    0U,	// SMLALv5
    0U,	// SMULLv5
    0U,	// SPACE
    0U,	// STOREDUAL
    128U,	// STRBT_POST
    0U,	// STRBi_preidx
    0U,	// STRBr_preidx
    0U,	// STRH_preidx
    128U,	// STRT_POST
    0U,	// STRi_preidx
    0U,	// STRr_preidx
    0U,	// SUBS_PC_LR
    0U,	// SUBSri
    0U,	// SUBSrr
    0U,	// SUBSrsi
    0U,	// SUBSrsr
    0U,	// SpeculationBarrierISBDSBEndBB
    0U,	// SpeculationBarrierSBEndBB
    0U,	// TAILJMPd
    0U,	// TAILJMPr
    0U,	// TAILJMPr4
    0U,	// TCRETURNdi
    0U,	// TCRETURNri
    0U,	// TCRETURNrinotr12
    0U,	// TPsoft
    0U,	// UMLALv5
    0U,	// UMULLv5
    16640U,	// VLD1LNdAsm_16
    16640U,	// VLD1LNdAsm_32
    16640U,	// VLD1LNdAsm_8
    33024U,	// VLD1LNdWB_fixed_Asm_16
    33024U,	// VLD1LNdWB_fixed_Asm_32
    33024U,	// VLD1LNdWB_fixed_Asm_8
    524544U,	// VLD1LNdWB_register_Asm_16
    524544U,	// VLD1LNdWB_register_Asm_32
    524544U,	// VLD1LNdWB_register_Asm_8
    16640U,	// VLD2LNdAsm_16
    16640U,	// VLD2LNdAsm_32
    16640U,	// VLD2LNdAsm_8
    33024U,	// VLD2LNdWB_fixed_Asm_16
    33024U,	// VLD2LNdWB_fixed_Asm_32
    33024U,	// VLD2LNdWB_fixed_Asm_8
    524544U,	// VLD2LNdWB_register_Asm_16
    524544U,	// VLD2LNdWB_register_Asm_32
    524544U,	// VLD2LNdWB_register_Asm_8
    16640U,	// VLD2LNqAsm_16
    16640U,	// VLD2LNqAsm_32
    33024U,	// VLD2LNqWB_fixed_Asm_16
    33024U,	// VLD2LNqWB_fixed_Asm_32
    524544U,	// VLD2LNqWB_register_Asm_16
    524544U,	// VLD2LNqWB_register_Asm_32
    2U,	// VLD3DUPdAsm_16
    2U,	// VLD3DUPdAsm_32
    2U,	// VLD3DUPdAsm_8
    4U,	// VLD3DUPdWB_fixed_Asm_16
    4U,	// VLD3DUPdWB_fixed_Asm_32
    4U,	// VLD3DUPdWB_fixed_Asm_8
    16768U,	// VLD3DUPdWB_register_Asm_16
    16768U,	// VLD3DUPdWB_register_Asm_32
    16768U,	// VLD3DUPdWB_register_Asm_8
    2U,	// VLD3DUPqAsm_16
    2U,	// VLD3DUPqAsm_32
    2U,	// VLD3DUPqAsm_8
    4U,	// VLD3DUPqWB_fixed_Asm_16
    4U,	// VLD3DUPqWB_fixed_Asm_32
    4U,	// VLD3DUPqWB_fixed_Asm_8
    16768U,	// VLD3DUPqWB_register_Asm_16
    16768U,	// VLD3DUPqWB_register_Asm_32
    16768U,	// VLD3DUPqWB_register_Asm_8
    16640U,	// VLD3LNdAsm_16
    16640U,	// VLD3LNdAsm_32
    16640U,	// VLD3LNdAsm_8
    33024U,	// VLD3LNdWB_fixed_Asm_16
    33024U,	// VLD3LNdWB_fixed_Asm_32
    33024U,	// VLD3LNdWB_fixed_Asm_8
    524544U,	// VLD3LNdWB_register_Asm_16
    524544U,	// VLD3LNdWB_register_Asm_32
    524544U,	// VLD3LNdWB_register_Asm_8
    16640U,	// VLD3LNqAsm_16
    16640U,	// VLD3LNqAsm_32
    33024U,	// VLD3LNqWB_fixed_Asm_16
    33024U,	// VLD3LNqWB_fixed_Asm_32
    524544U,	// VLD3LNqWB_register_Asm_16
    524544U,	// VLD3LNqWB_register_Asm_32
    518U,	// VLD3dAsm_16
    518U,	// VLD3dAsm_32
    518U,	// VLD3dAsm_8
    646U,	// VLD3dWB_fixed_Asm_16
    646U,	// VLD3dWB_fixed_Asm_32
    646U,	// VLD3dWB_fixed_Asm_8
    49926U,	// VLD3dWB_register_Asm_16
    49926U,	// VLD3dWB_register_Asm_32
    49926U,	// VLD3dWB_register_Asm_8
    2U,	// VLD3qAsm_16
    2U,	// VLD3qAsm_32
    2U,	// VLD3qAsm_8
    4U,	// VLD3qWB_fixed_Asm_16
    4U,	// VLD3qWB_fixed_Asm_32
    4U,	// VLD3qWB_fixed_Asm_8
    16768U,	// VLD3qWB_register_Asm_16
    16768U,	// VLD3qWB_register_Asm_32
    16768U,	// VLD3qWB_register_Asm_8
    2U,	// VLD4DUPdAsm_16
    2U,	// VLD4DUPdAsm_32
    2U,	// VLD4DUPdAsm_8
    4U,	// VLD4DUPdWB_fixed_Asm_16
    4U,	// VLD4DUPdWB_fixed_Asm_32
    4U,	// VLD4DUPdWB_fixed_Asm_8
    16768U,	// VLD4DUPdWB_register_Asm_16
    16768U,	// VLD4DUPdWB_register_Asm_32
    16768U,	// VLD4DUPdWB_register_Asm_8
    2U,	// VLD4DUPqAsm_16
    2U,	// VLD4DUPqAsm_32
    2U,	// VLD4DUPqAsm_8
    4U,	// VLD4DUPqWB_fixed_Asm_16
    4U,	// VLD4DUPqWB_fixed_Asm_32
    4U,	// VLD4DUPqWB_fixed_Asm_8
    16768U,	// VLD4DUPqWB_register_Asm_16
    16768U,	// VLD4DUPqWB_register_Asm_32
    16768U,	// VLD4DUPqWB_register_Asm_8
    16640U,	// VLD4LNdAsm_16
    16640U,	// VLD4LNdAsm_32
    16640U,	// VLD4LNdAsm_8
    33024U,	// VLD4LNdWB_fixed_Asm_16
    33024U,	// VLD4LNdWB_fixed_Asm_32
    33024U,	// VLD4LNdWB_fixed_Asm_8
    524544U,	// VLD4LNdWB_register_Asm_16
    524544U,	// VLD4LNdWB_register_Asm_32
    524544U,	// VLD4LNdWB_register_Asm_8
    16640U,	// VLD4LNqAsm_16
    16640U,	// VLD4LNqAsm_32
    33024U,	// VLD4LNqWB_fixed_Asm_16
    33024U,	// VLD4LNqWB_fixed_Asm_32
    524544U,	// VLD4LNqWB_register_Asm_16
    524544U,	// VLD4LNqWB_register_Asm_32
    518U,	// VLD4dAsm_16
    518U,	// VLD4dAsm_32
    518U,	// VLD4dAsm_8
    646U,	// VLD4dWB_fixed_Asm_16
    646U,	// VLD4dWB_fixed_Asm_32
    646U,	// VLD4dWB_fixed_Asm_8
    49926U,	// VLD4dWB_register_Asm_16
    49926U,	// VLD4dWB_register_Asm_32
    49926U,	// VLD4dWB_register_Asm_8
    2U,	// VLD4qAsm_16
    2U,	// VLD4qAsm_32
    2U,	// VLD4qAsm_8
    4U,	// VLD4qWB_fixed_Asm_16
    4U,	// VLD4qWB_fixed_Asm_32
    4U,	// VLD4qWB_fixed_Asm_8
    16768U,	// VLD4qWB_register_Asm_16
    16768U,	// VLD4qWB_register_Asm_32
    16768U,	// VLD4qWB_register_Asm_8
    0U,	// VMOVD0
    0U,	// VMOVDcc
    0U,	// VMOVHcc
    0U,	// VMOVQ0
    0U,	// VMOVScc
    16640U,	// VST1LNdAsm_16
    16640U,	// VST1LNdAsm_32
    16640U,	// VST1LNdAsm_8
    33024U,	// VST1LNdWB_fixed_Asm_16
    33024U,	// VST1LNdWB_fixed_Asm_32
    33024U,	// VST1LNdWB_fixed_Asm_8
    524544U,	// VST1LNdWB_register_Asm_16
    524544U,	// VST1LNdWB_register_Asm_32
    524544U,	// VST1LNdWB_register_Asm_8
    16640U,	// VST2LNdAsm_16
    16640U,	// VST2LNdAsm_32
    16640U,	// VST2LNdAsm_8
    33024U,	// VST2LNdWB_fixed_Asm_16
    33024U,	// VST2LNdWB_fixed_Asm_32
    33024U,	// VST2LNdWB_fixed_Asm_8
    524544U,	// VST2LNdWB_register_Asm_16
    524544U,	// VST2LNdWB_register_Asm_32
    524544U,	// VST2LNdWB_register_Asm_8
    16640U,	// VST2LNqAsm_16
    16640U,	// VST2LNqAsm_32
    33024U,	// VST2LNqWB_fixed_Asm_16
    33024U,	// VST2LNqWB_fixed_Asm_32
    524544U,	// VST2LNqWB_register_Asm_16
    524544U,	// VST2LNqWB_register_Asm_32
    16640U,	// VST3LNdAsm_16
    16640U,	// VST3LNdAsm_32
    16640U,	// VST3LNdAsm_8
    33024U,	// VST3LNdWB_fixed_Asm_16
    33024U,	// VST3LNdWB_fixed_Asm_32
    33024U,	// VST3LNdWB_fixed_Asm_8
    524544U,	// VST3LNdWB_register_Asm_16
    524544U,	// VST3LNdWB_register_Asm_32
    524544U,	// VST3LNdWB_register_Asm_8
    16640U,	// VST3LNqAsm_16
    16640U,	// VST3LNqAsm_32
    33024U,	// VST3LNqWB_fixed_Asm_16
    33024U,	// VST3LNqWB_fixed_Asm_32
    524544U,	// VST3LNqWB_register_Asm_16
    524544U,	// VST3LNqWB_register_Asm_32
    518U,	// VST3dAsm_16
    518U,	// VST3dAsm_32
    518U,	// VST3dAsm_8
    646U,	// VST3dWB_fixed_Asm_16
    646U,	// VST3dWB_fixed_Asm_32
    646U,	// VST3dWB_fixed_Asm_8
    49926U,	// VST3dWB_register_Asm_16
    49926U,	// VST3dWB_register_Asm_32
    49926U,	// VST3dWB_register_Asm_8
    2U,	// VST3qAsm_16
    2U,	// VST3qAsm_32
    2U,	// VST3qAsm_8
    4U,	// VST3qWB_fixed_Asm_16
    4U,	// VST3qWB_fixed_Asm_32
    4U,	// VST3qWB_fixed_Asm_8
    16768U,	// VST3qWB_register_Asm_16
    16768U,	// VST3qWB_register_Asm_32
    16768U,	// VST3qWB_register_Asm_8
    16640U,	// VST4LNdAsm_16
    16640U,	// VST4LNdAsm_32
    16640U,	// VST4LNdAsm_8
    33024U,	// VST4LNdWB_fixed_Asm_16
    33024U,	// VST4LNdWB_fixed_Asm_32
    33024U,	// VST4LNdWB_fixed_Asm_8
    524544U,	// VST4LNdWB_register_Asm_16
    524544U,	// VST4LNdWB_register_Asm_32
    524544U,	// VST4LNdWB_register_Asm_8
    16640U,	// VST4LNqAsm_16
    16640U,	// VST4LNqAsm_32
    33024U,	// VST4LNqWB_fixed_Asm_16
    33024U,	// VST4LNqWB_fixed_Asm_32
    524544U,	// VST4LNqWB_register_Asm_16
    524544U,	// VST4LNqWB_register_Asm_32
    518U,	// VST4dAsm_16
    518U,	// VST4dAsm_32
    518U,	// VST4dAsm_8
    646U,	// VST4dWB_fixed_Asm_16
    646U,	// VST4dWB_fixed_Asm_32
    646U,	// VST4dWB_fixed_Asm_8
    49926U,	// VST4dWB_register_Asm_16
    49926U,	// VST4dWB_register_Asm_32
    49926U,	// VST4dWB_register_Asm_8
    2U,	// VST4qAsm_16
    2U,	// VST4qAsm_32
    2U,	// VST4qAsm_8
    4U,	// VST4qWB_fixed_Asm_16
    4U,	// VST4qWB_fixed_Asm_32
    4U,	// VST4qWB_fixed_Asm_8
    16768U,	// VST4qWB_register_Asm_16
    16768U,	// VST4qWB_register_Asm_32
    16768U,	// VST4qWB_register_Asm_8
    0U,	// WIN__CHKSTK
    0U,	// WIN__DBZCHK
    0U,	// t2ADDSri
    0U,	// t2ADDSrr
    0U,	// t2ADDSrs
    0U,	// t2BF_LabelPseudo
    0U,	// t2BR_JT
    0U,	// t2CALL_BTI
    0U,	// t2DoLoopStart
    0U,	// t2DoLoopStartTP
    0U,	// t2LDMIA_RET
    0U,	// t2LDRB_OFFSET_imm
    896U,	// t2LDRB_POST_imm
    0U,	// t2LDRB_PRE_imm
    16384U,	// t2LDRBpcrel
    16384U,	// t2LDRConstPool
    0U,	// t2LDRH_OFFSET_imm
    896U,	// t2LDRH_POST_imm
    0U,	// t2LDRH_PRE_imm
    16384U,	// t2LDRHpcrel
    0U,	// t2LDRLIT_ga_pcrel
    0U,	// t2LDRSB_OFFSET_imm
    896U,	// t2LDRSB_POST_imm
    0U,	// t2LDRSB_PRE_imm
    16384U,	// t2LDRSBpcrel
    0U,	// t2LDRSH_OFFSET_imm
    896U,	// t2LDRSH_POST_imm
    0U,	// t2LDRSH_PRE_imm
    16384U,	// t2LDRSHpcrel
    896U,	// t2LDR_POST_imm
    0U,	// t2LDR_PRE_imm
    0U,	// t2LDRpci_pic
    16384U,	// t2LDRpcrel
    0U,	// t2LEApcrel
    0U,	// t2LEApcrelJT
    0U,	// t2LoopDec
    0U,	// t2LoopEnd
    0U,	// t2LoopEndDec
    0U,	// t2MOVCCasr
    0U,	// t2MOVCCi
    0U,	// t2MOVCCi16
    0U,	// t2MOVCCi32imm
    0U,	// t2MOVCClsl
    0U,	// t2MOVCClsr
    0U,	// t2MOVCCr
    0U,	// t2MOVCCror
    1024U,	// t2MOVSsi
    1152U,	// t2MOVSsr
    0U,	// t2MOVTi16_ga_pcrel
    0U,	// t2MOV_ga_pcrel
    0U,	// t2MOVi16_ga_pcrel
    0U,	// t2MOVi32imm
    1024U,	// t2MOVsi
    1152U,	// t2MOVsr
    0U,	// t2MVNCCi
    0U,	// t2RSBSri
    0U,	// t2RSBSrs
    0U,	// t2STRB_OFFSET_imm
    896U,	// t2STRB_POST_imm
    0U,	// t2STRB_PRE_imm
    0U,	// t2STRB_preidx
    0U,	// t2STRH_OFFSET_imm
    896U,	// t2STRH_POST_imm
    0U,	// t2STRH_PRE_imm
    0U,	// t2STRH_preidx
    896U,	// t2STR_POST_imm
    0U,	// t2STR_PRE_imm
    0U,	// t2STR_preidx
    0U,	// t2SUBSri
    0U,	// t2SUBSrr
    0U,	// t2SUBSrs
    0U,	// t2SpeculationBarrierISBDSBEndBB
    0U,	// t2SpeculationBarrierSBEndBB
    0U,	// t2TBB_JT
    0U,	// t2TBH_JT
    0U,	// t2WhileLoopSetup
    0U,	// t2WhileLoopStart
    0U,	// t2WhileLoopStartLR
    0U,	// t2WhileLoopStartTP
    0U,	// tADCS
    0U,	// tADDSi3
    0U,	// tADDSi8
    0U,	// tADDSrr
    0U,	// tADDframe
    0U,	// tADJCALLSTACKDOWN
    0U,	// tADJCALLSTACKUP
    0U,	// tBLXNS_CALL
    0U,	// tBLXr_noip
    0U,	// tBL_PUSHLR
    0U,	// tBRIND
    0U,	// tBR_JTr
    0U,	// tBXNS_RET
    0U,	// tBX_CALL
    0U,	// tBX_RET
    0U,	// tBX_RET_vararg
    0U,	// tBfar
    0U,	// tCMP_SWAP_16
    0U,	// tCMP_SWAP_32
    0U,	// tCMP_SWAP_8
    0U,	// tLDMIA_UPD
    16384U,	// tLDRConstPool
    0U,	// tLDRLIT_ga_abs
    0U,	// tLDRLIT_ga_pcrel
    0U,	// tLDR_postidx
    0U,	// tLDRpci_pic
    0U,	// tLEApcrel
    0U,	// tLEApcrelJT
    0U,	// tLSLSri
    0U,	// tMOVCCr_pseudo
    0U,	// tMOVi32imm
    0U,	// tPOP_RET
    0U,	// tRSBS
    0U,	// tSBCS
    0U,	// tSUBSi3
    0U,	// tSUBSi8
    0U,	// tSUBSrr
    0U,	// tTAILJMPd
    0U,	// tTAILJMPdND
    0U,	// tTAILJMPr
    0U,	// tTBB_JT
    0U,	// tTBH_JT
    0U,	// tTPsoft
    1048576U,	// ADCri
    0U,	// ADCrr
    1572864U,	// ADCrsi
    0U,	// ADCrsr
    1048576U,	// ADDri
    0U,	// ADDrr
    1572864U,	// ADDrsi
    0U,	// ADDrsr
    1280U,	// ADR
    2U,	// AESD
    2U,	// AESE
    2U,	// AESIMC
    2U,	// AESMC
    1048576U,	// ANDri
    0U,	// ANDrr
    1572864U,	// ANDrsi
    0U,	// ANDrsr
    520U,	// BF16VDOTI_VDOTD
    520U,	// BF16VDOTI_VDOTQ
    2U,	// BF16VDOTS_VDOTD
    2U,	// BF16VDOTS_VDOTQ
    2U,	// BF16_VCVT
    2U,	// BF16_VCVTB
    2U,	// BF16_VCVTT
    1408U,	// BFC
    2098688U,	// BFI
    1048576U,	// BICri
    0U,	// BICrr
    1572864U,	// BICrsi
    0U,	// BICrsr
    0U,	// BKPT
    0U,	// BL
    0U,	// BLX
    2U,	// BLX_pred
    0U,	// BLXi
    2U,	// BL_pred
    0U,	// BX
    2U,	// BXJ
    0U,	// BX_RET
    2U,	// BX_pred
    2U,	// Bcc
    2U,	// CDE_CX1
    16778U,	// CDE_CX1A
    0U,	// CDE_CX1D
    524U,	// CDE_CX1DA
    16768U,	// CDE_CX2
    524682U,	// CDE_CX2A
    526U,	// CDE_CX2D
    2687756U,	// CDE_CX2DA
    524672U,	// CDE_CX3
    34079114U,	// CDE_CX3A
    2687758U,	// CDE_CX3D
    70320908U,	// CDE_CX3DA
    2U,	// CDE_VCX1A_fpdp
    2U,	// CDE_VCX1A_fpsp
    16778U,	// CDE_VCX1A_vec
    2U,	// CDE_VCX1_fpdp
    2U,	// CDE_VCX1_fpsp
    17930U,	// CDE_VCX1_vec
    18048U,	// CDE_VCX2A_fpdp
    18048U,	// CDE_VCX2A_fpsp
    524682U,	// CDE_VCX2A_vec
    16768U,	// CDE_VCX2_fpdp
    16768U,	// CDE_VCX2_fpsp
    3671562U,	// CDE_VCX2_vec
    4195968U,	// CDE_VCX3A_fpdp
    4195968U,	// CDE_VCX3A_fpsp
    34079114U,	// CDE_VCX3A_vec
    524672U,	// CDE_VCX3_fpdp
    524672U,	// CDE_VCX3_fpsp
    37225994U,	// CDE_VCX3_vec
    82704U,	// CDP
    0U,	// CDP2
    0U,	// CLREX
    16384U,	// CLZ
    1792U,	// CMNri
    16384U,	// CMNzrr
    1920U,	// CMNzrsi
    1152U,	// CMNzrsr
    1792U,	// CMPri
    16384U,	// CMPrr
    1920U,	// CMPrsi
    1152U,	// CMPrsr
    0U,	// CPS1p
    2U,	// CPS2p
    17920U,	// CPS3p
    17920U,	// CRC32B
    17920U,	// CRC32CB
    17920U,	// CRC32CH
    17920U,	// CRC32CW
    17920U,	// CRC32H
    17920U,	// CRC32W
    2U,	// DBG
    0U,	// DMB
    0U,	// DSB
    1048576U,	// EORri
    0U,	// EORrr
    1572864U,	// EORrsi
    0U,	// EORrsr
    0U,	// ERET
    18U,	// FCONSTD
    2048U,	// FCONSTH
    2048U,	// FCONSTS
    532U,	// FLDMXDB_UPD
    18560U,	// FLDMXIA
    532U,	// FLDMXIA_UPD
    0U,	// FMSTAT
    532U,	// FSTMXDB_UPD
    18560U,	// FSTMXIA
    532U,	// FSTMXIA_UPD
    2U,	// HINT
    0U,	// HLT
    0U,	// HVC
    0U,	// ISB
    128U,	// LDA
    128U,	// LDAB
    128U,	// LDAEX
    128U,	// LDAEXB
    0U,	// LDAEXD
    128U,	// LDAEXH
    128U,	// LDAH
    0U,	// LDC2L_OFFSET
    2304U,	// LDC2L_OPTION
    2432U,	// LDC2L_POST
    0U,	// LDC2L_PRE
    0U,	// LDC2_OFFSET
    2304U,	// LDC2_OPTION
    2432U,	// LDC2_POST
    0U,	// LDC2_PRE
    2582U,	// LDCL_OFFSET
    4721302U,	// LDCL_OPTION
    5245590U,	// LDCL_POST
    2838U,	// LDCL_PRE
    2582U,	// LDC_OFFSET
    4721302U,	// LDC_OPTION
    5245590U,	// LDC_POST
    2838U,	// LDC_PRE
    18560U,	// LDMDA
    532U,	// LDMDA_UPD
    18560U,	// LDMDB
    532U,	// LDMDB_UPD
    18560U,	// LDMIA
    532U,	// LDMIA_UPD
    18560U,	// LDMIB
    532U,	// LDMIB_UPD
    5769856U,	// LDRBT_POST_IMM
    5769856U,	// LDRBT_POST_REG
    5769856U,	// LDRB_POST_IMM
    5769856U,	// LDRB_POST_REG
    2944U,	// LDRB_PRE_IMM
    3072U,	// LDRB_PRE_REG
    3200U,	// LDRBi12
    3328U,	// LDRBrs
    6291456U,	// LDRD
    40370176U,	// LDRD_POST
    7340032U,	// LDRD_PRE
    128U,	// LDREX
    128U,	// LDREXB
    0U,	// LDREXD
    128U,	// LDREXH
    3456U,	// LDRH
    7867008U,	// LDRHTi
    8391296U,	// LDRHTr
    8915584U,	// LDRH_POST
    3584U,	// LDRH_PRE
    3456U,	// LDRSB
    7867008U,	// LDRSBTi
    8391296U,	// LDRSBTr
    8915584U,	// LDRSB_POST
    3584U,	// LDRSB_PRE
    3456U,	// LDRSH
    7867008U,	// LDRSHTi
    8391296U,	// LDRSHTr
    8915584U,	// LDRSH_POST
    3584U,	// LDRSH_PRE
    5769856U,	// LDRT_POST_IMM
    5769856U,	// LDRT_POST_REG
    5769856U,	// LDR_POST_IMM
    5769856U,	// LDR_POST_REG
    2944U,	// LDR_PRE_IMM
    3072U,	// LDR_PRE_REG
    3200U,	// LDRcp
    3200U,	// LDRi12
    3328U,	// LDRrs
    103908112U,	// MCR
    3712U,	// MCR2
    137462544U,	// MCRR
    9437568U,	// MCRR2
    33554432U,	// MLA
    33554432U,	// MLS
    0U,	// MOVPCLR
    17920U,	// MOVTi16
    1792U,	// MOVi
    16384U,	// MOVi16
    16384U,	// MOVr
    16384U,	// MOVr_TC
    1920U,	// MOVsi
    1152U,	// MOVsr
    115480U,	// MRC
    3712U,	// MRC2
    0U,	// MRRC
    0U,	// MRRC2
    26U,	// MRS
    3840U,	// MRSbanked
    28U,	// MRSsys
    528U,	// MSR
    0U,	// MSRbanked
    30U,	// MSRi
    0U,	// MUL
    524288U,	// MVE_ASRLi
    524288U,	// MVE_ASRLr
    2U,	// MVE_DLSTP_16
    2U,	// MVE_DLSTP_32
    2U,	// MVE_DLSTP_64
    2U,	// MVE_DLSTP_8
    0U,	// MVE_LCTP
    0U,	// MVE_LETP
    524288U,	// MVE_LSLLi
    524288U,	// MVE_LSLLr
    524288U,	// MVE_LSRL
    17920U,	// MVE_SQRSHR
    9961472U,	// MVE_SQRSHRL
    17920U,	// MVE_SQSHL
    524288U,	// MVE_SQSHLL
    17920U,	// MVE_SRSHR
    524288U,	// MVE_SRSHRL
    17920U,	// MVE_UQRSHL
    9961472U,	// MVE_UQRSHLL
    17920U,	// MVE_UQSHL
    524288U,	// MVE_UQSHLL
    17920U,	// MVE_URSHR
    524288U,	// MVE_URSHRL
    3671552U,	// MVE_VABAVs16
    3671552U,	// MVE_VABAVs32
    3671552U,	// MVE_VABAVs8
    3671552U,	// MVE_VABAVu16
    3671552U,	// MVE_VABAVu32
    3671552U,	// MVE_VABAVu8
    0U,	// MVE_VABDf16
    0U,	// MVE_VABDf32
    0U,	// MVE_VABDs16
    0U,	// MVE_VABDs32
    0U,	// MVE_VABDs8
    0U,	// MVE_VABDu16
    0U,	// MVE_VABDu32
    0U,	// MVE_VABDu8
    16384U,	// MVE_VABSf16
    16384U,	// MVE_VABSf32
    16384U,	// MVE_VABSs16
    16384U,	// MVE_VABSs32
    16384U,	// MVE_VABSs8
    3671552U,	// MVE_VADC
    3671552U,	// MVE_VADCI
    524288U,	// MVE_VADDLVs32acc
    0U,	// MVE_VADDLVs32no_acc
    524288U,	// MVE_VADDLVu32acc
    0U,	// MVE_VADDLVu32no_acc
    17920U,	// MVE_VADDVs16acc
    16384U,	// MVE_VADDVs16no_acc
    17920U,	// MVE_VADDVs32acc
    16384U,	// MVE_VADDVs32no_acc
    17920U,	// MVE_VADDVs8acc
    16384U,	// MVE_VADDVs8no_acc
    17920U,	// MVE_VADDVu16acc
    16384U,	// MVE_VADDVu16no_acc
    17920U,	// MVE_VADDVu32acc
    16384U,	// MVE_VADDVu32no_acc
    17920U,	// MVE_VADDVu8acc
    16384U,	// MVE_VADDVu8no_acc
    0U,	// MVE_VADD_qr_f16
    0U,	// MVE_VADD_qr_f32
    0U,	// MVE_VADD_qr_i16
    0U,	// MVE_VADD_qr_i32
    0U,	// MVE_VADD_qr_i8
    0U,	// MVE_VADDf16
    0U,	// MVE_VADDf32
    0U,	// MVE_VADDi16
    0U,	// MVE_VADDi32
    0U,	// MVE_VADDi8
    0U,	// MVE_VAND
    0U,	// MVE_VBIC
    3968U,	// MVE_VBICimmi16
    3968U,	// MVE_VBICimmi32
    0U,	// MVE_VBRSR16
    0U,	// MVE_VBRSR32
    0U,	// MVE_VBRSR8
    33554432U,	// MVE_VCADDf16
    33554432U,	// MVE_VCADDf32
    33554432U,	// MVE_VCADDi16
    33554432U,	// MVE_VCADDi32
    33554432U,	// MVE_VCADDi8
    16384U,	// MVE_VCLSs16
    16384U,	// MVE_VCLSs32
    16384U,	// MVE_VCLSs8
    16384U,	// MVE_VCLZs16
    16384U,	// MVE_VCLZs32
    16384U,	// MVE_VCLZs8
    37225984U,	// MVE_VCMLAf16
    37225984U,	// MVE_VCMLAf32
    0U,	// MVE_VCMPf16
    0U,	// MVE_VCMPf16r
    0U,	// MVE_VCMPf32
    0U,	// MVE_VCMPf32r
    0U,	// MVE_VCMPi16
    0U,	// MVE_VCMPi16r
    0U,	// MVE_VCMPi32
    0U,	// MVE_VCMPi32r
    0U,	// MVE_VCMPi8
    0U,	// MVE_VCMPi8r
    0U,	// MVE_VCMPs16
    0U,	// MVE_VCMPs16r
    0U,	// MVE_VCMPs32
    0U,	// MVE_VCMPs32r
    0U,	// MVE_VCMPs8
    0U,	// MVE_VCMPs8r
    0U,	// MVE_VCMPu16
    0U,	// MVE_VCMPu16r
    0U,	// MVE_VCMPu32
    0U,	// MVE_VCMPu32r
    0U,	// MVE_VCMPu8
    0U,	// MVE_VCMPu8r
    33554432U,	// MVE_VCMULf16
    33554432U,	// MVE_VCMULf32
    2U,	// MVE_VCTP16
    2U,	// MVE_VCTP32
    2U,	// MVE_VCTP64
    2U,	// MVE_VCTP8
    2U,	// MVE_VCVTf16f32bh
    2U,	// MVE_VCVTf16f32th
    536U,	// MVE_VCVTf16s16_fix
    0U,	// MVE_VCVTf16s16n
    536U,	// MVE_VCVTf16u16_fix
    0U,	// MVE_VCVTf16u16n
    0U,	// MVE_VCVTf32f16bh
    0U,	// MVE_VCVTf32f16th
    536U,	// MVE_VCVTf32s32_fix
    0U,	// MVE_VCVTf32s32n
    536U,	// MVE_VCVTf32u32_fix
    0U,	// MVE_VCVTf32u32n
    536U,	// MVE_VCVTs16f16_fix
    0U,	// MVE_VCVTs16f16a
    0U,	// MVE_VCVTs16f16m
    0U,	// MVE_VCVTs16f16n
    0U,	// MVE_VCVTs16f16p
    0U,	// MVE_VCVTs16f16z
    536U,	// MVE_VCVTs32f32_fix
    0U,	// MVE_VCVTs32f32a
    0U,	// MVE_VCVTs32f32m
    0U,	// MVE_VCVTs32f32n
    0U,	// MVE_VCVTs32f32p
    0U,	// MVE_VCVTs32f32z
    536U,	// MVE_VCVTu16f16_fix
    0U,	// MVE_VCVTu16f16a
    0U,	// MVE_VCVTu16f16m
    0U,	// MVE_VCVTu16f16n
    0U,	// MVE_VCVTu16f16p
    0U,	// MVE_VCVTu16f16z
    536U,	// MVE_VCVTu32f32_fix
    0U,	// MVE_VCVTu32f32a
    0U,	// MVE_VCVTu32f32m
    0U,	// MVE_VCVTu32f32n
    0U,	// MVE_VCVTu32f32p
    0U,	// MVE_VCVTu32f32z
    3670016U,	// MVE_VDDUPu16
    3670016U,	// MVE_VDDUPu32
    3670016U,	// MVE_VDDUPu8
    16384U,	// MVE_VDUP16
    16384U,	// MVE_VDUP32
    16384U,	// MVE_VDUP8
    37224448U,	// MVE_VDWDUPu16
    37224448U,	// MVE_VDWDUPu32
    37224448U,	// MVE_VDWDUPu8
    0U,	// MVE_VEOR
    3671552U,	// MVE_VFMA_qr_Sf16
    3671552U,	// MVE_VFMA_qr_Sf32
    3671552U,	// MVE_VFMA_qr_f16
    3671552U,	// MVE_VFMA_qr_f32
    3671552U,	// MVE_VFMAf16
    3671552U,	// MVE_VFMAf32
    3671552U,	// MVE_VFMSf16
    3671552U,	// MVE_VFMSf32
    0U,	// MVE_VHADD_qr_s16
    0U,	// MVE_VHADD_qr_s32
    0U,	// MVE_VHADD_qr_s8
    0U,	// MVE_VHADD_qr_u16
    0U,	// MVE_VHADD_qr_u32
    0U,	// MVE_VHADD_qr_u8
    0U,	// MVE_VHADDs16
    0U,	// MVE_VHADDs32
    0U,	// MVE_VHADDs8
    0U,	// MVE_VHADDu16
    0U,	// MVE_VHADDu32
    0U,	// MVE_VHADDu8
    33554432U,	// MVE_VHCADDs16
    33554432U,	// MVE_VHCADDs32
    33554432U,	// MVE_VHCADDs8
    0U,	// MVE_VHSUB_qr_s16
    0U,	// MVE_VHSUB_qr_s32
    0U,	// MVE_VHSUB_qr_s8
    0U,	// MVE_VHSUB_qr_u16
    0U,	// MVE_VHSUB_qr_u32
    0U,	// MVE_VHSUB_qr_u8
    0U,	// MVE_VHSUBs16
    0U,	// MVE_VHSUBs32
    0U,	// MVE_VHSUBs8
    0U,	// MVE_VHSUBu16
    0U,	// MVE_VHSUBu32
    0U,	// MVE_VHSUBu8
    3670016U,	// MVE_VIDUPu16
    3670016U,	// MVE_VIDUPu32
    3670016U,	// MVE_VIDUPu8
    37224448U,	// MVE_VIWDUPu16
    37224448U,	// MVE_VIWDUPu32
    37224448U,	// MVE_VIWDUPu8
    0U,	// MVE_VLD20_16
    0U,	// MVE_VLD20_16_wb
    0U,	// MVE_VLD20_32
    0U,	// MVE_VLD20_32_wb
    0U,	// MVE_VLD20_8
    0U,	// MVE_VLD20_8_wb
    0U,	// MVE_VLD21_16
    0U,	// MVE_VLD21_16_wb
    0U,	// MVE_VLD21_32
    0U,	// MVE_VLD21_32_wb
    0U,	// MVE_VLD21_8
    0U,	// MVE_VLD21_8_wb
    0U,	// MVE_VLD40_16
    0U,	// MVE_VLD40_16_wb
    0U,	// MVE_VLD40_32
    0U,	// MVE_VLD40_32_wb
    0U,	// MVE_VLD40_8
    0U,	// MVE_VLD40_8_wb
    0U,	// MVE_VLD41_16
    0U,	// MVE_VLD41_16_wb
    0U,	// MVE_VLD41_32
    0U,	// MVE_VLD41_32_wb
    0U,	// MVE_VLD41_8
    0U,	// MVE_VLD41_8_wb
    0U,	// MVE_VLD42_16
    0U,	// MVE_VLD42_16_wb
    0U,	// MVE_VLD42_32
    0U,	// MVE_VLD42_32_wb
    0U,	// MVE_VLD42_8
    0U,	// MVE_VLD42_8_wb
    0U,	// MVE_VLD43_16
    0U,	// MVE_VLD43_16_wb
    0U,	// MVE_VLD43_32
    0U,	// MVE_VLD43_32_wb
    0U,	// MVE_VLD43_8
    0U,	// MVE_VLD43_8_wb
    4096U,	// MVE_VLDRBS16
    133760U,	// MVE_VLDRBS16_post
    4224U,	// MVE_VLDRBS16_pre
    4352U,	// MVE_VLDRBS16_rq
    4096U,	// MVE_VLDRBS32
    133760U,	// MVE_VLDRBS32_post
    4224U,	// MVE_VLDRBS32_pre
    4352U,	// MVE_VLDRBS32_rq
    4096U,	// MVE_VLDRBU16
    133760U,	// MVE_VLDRBU16_post
    4224U,	// MVE_VLDRBU16_pre
    4352U,	// MVE_VLDRBU16_rq
    4096U,	// MVE_VLDRBU32
    133760U,	// MVE_VLDRBU32_post
    4224U,	// MVE_VLDRBU32_pre
    4352U,	// MVE_VLDRBU32_rq
    4096U,	// MVE_VLDRBU8
    133760U,	// MVE_VLDRBU8_post
    4480U,	// MVE_VLDRBU8_pre
    4352U,	// MVE_VLDRBU8_rq
    4096U,	// MVE_VLDRDU64_qi
    4224U,	// MVE_VLDRDU64_qi_pre
    4608U,	// MVE_VLDRDU64_rq
    4352U,	// MVE_VLDRDU64_rq_u
    4096U,	// MVE_VLDRHS32
    133760U,	// MVE_VLDRHS32_post
    4224U,	// MVE_VLDRHS32_pre
    4736U,	// MVE_VLDRHS32_rq
    4352U,	// MVE_VLDRHS32_rq_u
    4096U,	// MVE_VLDRHU16
    133760U,	// MVE_VLDRHU16_post
    4480U,	// MVE_VLDRHU16_pre
    4736U,	// MVE_VLDRHU16_rq
    4352U,	// MVE_VLDRHU16_rq_u
    4096U,	// MVE_VLDRHU32
    133760U,	// MVE_VLDRHU32_post
    4224U,	// MVE_VLDRHU32_pre
    4736U,	// MVE_VLDRHU32_rq
    4352U,	// MVE_VLDRHU32_rq_u
    4096U,	// MVE_VLDRWU32
    133760U,	// MVE_VLDRWU32_post
    4480U,	// MVE_VLDRWU32_pre
    4096U,	// MVE_VLDRWU32_qi
    4224U,	// MVE_VLDRWU32_qi_pre
    4864U,	// MVE_VLDRWU32_rq
    4352U,	// MVE_VLDRWU32_rq_u
    17920U,	// MVE_VMAXAVs16
    17920U,	// MVE_VMAXAVs32
    17920U,	// MVE_VMAXAVs8
    17920U,	// MVE_VMAXAs16
    17920U,	// MVE_VMAXAs32
    17920U,	// MVE_VMAXAs8
    17920U,	// MVE_VMAXNMAVf16
    17920U,	// MVE_VMAXNMAVf32
    17920U,	// MVE_VMAXNMAf16
    17920U,	// MVE_VMAXNMAf32
    17920U,	// MVE_VMAXNMVf16
    17920U,	// MVE_VMAXNMVf32
    0U,	// MVE_VMAXNMf16
    0U,	// MVE_VMAXNMf32
    17920U,	// MVE_VMAXVs16
    17920U,	// MVE_VMAXVs32
    17920U,	// MVE_VMAXVs8
    17920U,	// MVE_VMAXVu16
    17920U,	// MVE_VMAXVu32
    17920U,	// MVE_VMAXVu8
    0U,	// MVE_VMAXs16
    0U,	// MVE_VMAXs32
    0U,	// MVE_VMAXs8
    0U,	// MVE_VMAXu16
    0U,	// MVE_VMAXu32
    0U,	// MVE_VMAXu8
    17920U,	// MVE_VMINAVs16
    17920U,	// MVE_VMINAVs32
    17920U,	// MVE_VMINAVs8
    17920U,	// MVE_VMINAs16
    17920U,	// MVE_VMINAs32
    17920U,	// MVE_VMINAs8
    17920U,	// MVE_VMINNMAVf16
    17920U,	// MVE_VMINNMAVf32
    17920U,	// MVE_VMINNMAf16
    17920U,	// MVE_VMINNMAf32
    17920U,	// MVE_VMINNMVf16
    17920U,	// MVE_VMINNMVf32
    0U,	// MVE_VMINNMf16
    0U,	// MVE_VMINNMf32
    17920U,	// MVE_VMINVs16
    17920U,	// MVE_VMINVs32
    17920U,	// MVE_VMINVs8
    17920U,	// MVE_VMINVu16
    17920U,	// MVE_VMINVu32
    17920U,	// MVE_VMINVu8
    0U,	// MVE_VMINs16
    0U,	// MVE_VMINs32
    0U,	// MVE_VMINs8
    0U,	// MVE_VMINu16
    0U,	// MVE_VMINu32
    0U,	// MVE_VMINu8
    3671552U,	// MVE_VMLADAVas16
    3671552U,	// MVE_VMLADAVas32
    3671552U,	// MVE_VMLADAVas8
    3671552U,	// MVE_VMLADAVau16
    3671552U,	// MVE_VMLADAVau32
    3671552U,	// MVE_VMLADAVau8
    3671552U,	// MVE_VMLADAVaxs16
    3671552U,	// MVE_VMLADAVaxs32
    3671552U,	// MVE_VMLADAVaxs8
    0U,	// MVE_VMLADAVs16
    0U,	// MVE_VMLADAVs32
    0U,	// MVE_VMLADAVs8
    0U,	// MVE_VMLADAVu16
    0U,	// MVE_VMLADAVu32
    0U,	// MVE_VMLADAVu8
    0U,	// MVE_VMLADAVxs16
    0U,	// MVE_VMLADAVxs32
    0U,	// MVE_VMLADAVxs8
    34078720U,	// MVE_VMLALDAVas16
    34078720U,	// MVE_VMLALDAVas32
    34078720U,	// MVE_VMLALDAVau16
    34078720U,	// MVE_VMLALDAVau32
    34078720U,	// MVE_VMLALDAVaxs16
    34078720U,	// MVE_VMLALDAVaxs32
    33554432U,	// MVE_VMLALDAVs16
    33554432U,	// MVE_VMLALDAVs32
    33554432U,	// MVE_VMLALDAVu16
    33554432U,	// MVE_VMLALDAVu32
    33554432U,	// MVE_VMLALDAVxs16
    33554432U,	// MVE_VMLALDAVxs32
    3671552U,	// MVE_VMLAS_qr_i16
    3671552U,	// MVE_VMLAS_qr_i32
    3671552U,	// MVE_VMLAS_qr_i8
    3671552U,	// MVE_VMLA_qr_i16
    3671552U,	// MVE_VMLA_qr_i32
    3671552U,	// MVE_VMLA_qr_i8
    3671552U,	// MVE_VMLSDAVas16
    3671552U,	// MVE_VMLSDAVas32
    3671552U,	// MVE_VMLSDAVas8
    3671552U,	// MVE_VMLSDAVaxs16
    3671552U,	// MVE_VMLSDAVaxs32
    3671552U,	// MVE_VMLSDAVaxs8
    0U,	// MVE_VMLSDAVs16
    0U,	// MVE_VMLSDAVs32
    0U,	// MVE_VMLSDAVs8
    0U,	// MVE_VMLSDAVxs16
    0U,	// MVE_VMLSDAVxs32
    0U,	// MVE_VMLSDAVxs8
    34078720U,	// MVE_VMLSLDAVas16
    34078720U,	// MVE_VMLSLDAVas32
    34078720U,	// MVE_VMLSLDAVaxs16
    34078720U,	// MVE_VMLSLDAVaxs32
    33554432U,	// MVE_VMLSLDAVs16
    33554432U,	// MVE_VMLSLDAVs32
    33554432U,	// MVE_VMLSLDAVxs16
    33554432U,	// MVE_VMLSLDAVxs32
    16384U,	// MVE_VMOVLs16bh
    16384U,	// MVE_VMOVLs16th
    16384U,	// MVE_VMOVLs8bh
    16384U,	// MVE_VMOVLs8th
    16384U,	// MVE_VMOVLu16bh
    16384U,	// MVE_VMOVLu16th
    16384U,	// MVE_VMOVLu8bh
    16384U,	// MVE_VMOVLu8th
    17920U,	// MVE_VMOVNi16bh
    17920U,	// MVE_VMOVNi16th
    17920U,	// MVE_VMOVNi32bh
    17920U,	// MVE_VMOVNi32th
    147456U,	// MVE_VMOV_from_lane_32
    147456U,	// MVE_VMOV_from_lane_s16
    147456U,	// MVE_VMOV_from_lane_s8
    147456U,	// MVE_VMOV_from_lane_u16
    147456U,	// MVE_VMOV_from_lane_u8
    10650376U,	// MVE_VMOV_q_rr
    167772160U,	// MVE_VMOV_rr_q
    32U,	// MVE_VMOV_to_lane_16
    32U,	// MVE_VMOV_to_lane_32
    32U,	// MVE_VMOV_to_lane_8
    2048U,	// MVE_VMOVimmf32
    4992U,	// MVE_VMOVimmi16
    4992U,	// MVE_VMOVimmi32
    0U,	// MVE_VMOVimmi64
    4992U,	// MVE_VMOVimmi8
    0U,	// MVE_VMULHs16
    0U,	// MVE_VMULHs32
    0U,	// MVE_VMULHs8
    0U,	// MVE_VMULHu16
    0U,	// MVE_VMULHu32
    0U,	// MVE_VMULHu8
    0U,	// MVE_VMULLBp16
    0U,	// MVE_VMULLBp8
    0U,	// MVE_VMULLBs16
    0U,	// MVE_VMULLBs32
    0U,	// MVE_VMULLBs8
    0U,	// MVE_VMULLBu16
    0U,	// MVE_VMULLBu32
    0U,	// MVE_VMULLBu8
    0U,	// MVE_VMULLTp16
    0U,	// MVE_VMULLTp8
    0U,	// MVE_VMULLTs16
    0U,	// MVE_VMULLTs32
    0U,	// MVE_VMULLTs8
    0U,	// MVE_VMULLTu16
    0U,	// MVE_VMULLTu32
    0U,	// MVE_VMULLTu8
    0U,	// MVE_VMUL_qr_f16
    0U,	// MVE_VMUL_qr_f32
    0U,	// MVE_VMUL_qr_i16
    0U,	// MVE_VMUL_qr_i32
    0U,	// MVE_VMUL_qr_i8
    0U,	// MVE_VMULf16
    0U,	// MVE_VMULf32
    0U,	// MVE_VMULi16
    0U,	// MVE_VMULi32
    0U,	// MVE_VMULi8
    16384U,	// MVE_VMVN
    4992U,	// MVE_VMVNimmi16
    4992U,	// MVE_VMVNimmi32
    16384U,	// MVE_VNEGf16
    16384U,	// MVE_VNEGf32
    16384U,	// MVE_VNEGs16
    16384U,	// MVE_VNEGs32
    16384U,	// MVE_VNEGs8
    0U,	// MVE_VORN
    0U,	// MVE_VORR
    3968U,	// MVE_VORRimmi16
    3968U,	// MVE_VORRimmi32
    0U,	// MVE_VPNOT
    0U,	// MVE_VPSEL
    0U,	// MVE_VPST
    0U,	// MVE_VPTv16i8
    0U,	// MVE_VPTv16i8r
    0U,	// MVE_VPTv16s8
    0U,	// MVE_VPTv16s8r
    0U,	// MVE_VPTv16u8
    0U,	// MVE_VPTv16u8r
    0U,	// MVE_VPTv4f32
    0U,	// MVE_VPTv4f32r
    0U,	// MVE_VPTv4i32
    0U,	// MVE_VPTv4i32r
    0U,	// MVE_VPTv4s32
    0U,	// MVE_VPTv4s32r
    0U,	// MVE_VPTv4u32
    0U,	// MVE_VPTv4u32r
    0U,	// MVE_VPTv8f16
    0U,	// MVE_VPTv8f16r
    0U,	// MVE_VPTv8i16
    0U,	// MVE_VPTv8i16r
    0U,	// MVE_VPTv8s16
    0U,	// MVE_VPTv8s16r
    0U,	// MVE_VPTv8u16
    0U,	// MVE_VPTv8u16r
    16384U,	// MVE_VQABSs16
    16384U,	// MVE_VQABSs32
    16384U,	// MVE_VQABSs8
    0U,	// MVE_VQADD_qr_s16
    0U,	// MVE_VQADD_qr_s32
    0U,	// MVE_VQADD_qr_s8
    0U,	// MVE_VQADD_qr_u16
    0U,	// MVE_VQADD_qr_u32
    0U,	// MVE_VQADD_qr_u8
    0U,	// MVE_VQADDs16
    0U,	// MVE_VQADDs32
    0U,	// MVE_VQADDs8
    0U,	// MVE_VQADDu16
    0U,	// MVE_VQADDu32
    0U,	// MVE_VQADDu8
    3671552U,	// MVE_VQDMLADHXs16
    3671552U,	// MVE_VQDMLADHXs32
    3671552U,	// MVE_VQDMLADHXs8
    3671552U,	// MVE_VQDMLADHs16
    3671552U,	// MVE_VQDMLADHs32
    3671552U,	// MVE_VQDMLADHs8
    3671552U,	// MVE_VQDMLAH_qrs16
    3671552U,	// MVE_VQDMLAH_qrs32
    3671552U,	// MVE_VQDMLAH_qrs8
    3671552U,	// MVE_VQDMLASH_qrs16
    3671552U,	// MVE_VQDMLASH_qrs32
    3671552U,	// MVE_VQDMLASH_qrs8
    3671552U,	// MVE_VQDMLSDHXs16
    3671552U,	// MVE_VQDMLSDHXs32
    3671552U,	// MVE_VQDMLSDHXs8
    3671552U,	// MVE_VQDMLSDHs16
    3671552U,	// MVE_VQDMLSDHs32
    3671552U,	// MVE_VQDMLSDHs8
    0U,	// MVE_VQDMULH_qr_s16
    0U,	// MVE_VQDMULH_qr_s32
    0U,	// MVE_VQDMULH_qr_s8
    0U,	// MVE_VQDMULHi16
    0U,	// MVE_VQDMULHi32
    0U,	// MVE_VQDMULHi8
    0U,	// MVE_VQDMULL_qr_s16bh
    0U,	// MVE_VQDMULL_qr_s16th
    0U,	// MVE_VQDMULL_qr_s32bh
    0U,	// MVE_VQDMULL_qr_s32th
    0U,	// MVE_VQDMULLs16bh
    0U,	// MVE_VQDMULLs16th
    0U,	// MVE_VQDMULLs32bh
    0U,	// MVE_VQDMULLs32th
    17920U,	// MVE_VQMOVNs16bh
    17920U,	// MVE_VQMOVNs16th
    17920U,	// MVE_VQMOVNs32bh
    17920U,	// MVE_VQMOVNs32th
    17920U,	// MVE_VQMOVNu16bh
    17920U,	// MVE_VQMOVNu16th
    17920U,	// MVE_VQMOVNu32bh
    17920U,	// MVE_VQMOVNu32th
    17920U,	// MVE_VQMOVUNs16bh
    17920U,	// MVE_VQMOVUNs16th
    17920U,	// MVE_VQMOVUNs32bh
    17920U,	// MVE_VQMOVUNs32th
    16384U,	// MVE_VQNEGs16
    16384U,	// MVE_VQNEGs32
    16384U,	// MVE_VQNEGs8
    3671552U,	// MVE_VQRDMLADHXs16
    3671552U,	// MVE_VQRDMLADHXs32
    3671552U,	// MVE_VQRDMLADHXs8
    3671552U,	// MVE_VQRDMLADHs16
    3671552U,	// MVE_VQRDMLADHs32
    3671552U,	// MVE_VQRDMLADHs8
    3671552U,	// MVE_VQRDMLAH_qrs16
    3671552U,	// MVE_VQRDMLAH_qrs32
    3671552U,	// MVE_VQRDMLAH_qrs8
    3671552U,	// MVE_VQRDMLASH_qrs16
    3671552U,	// MVE_VQRDMLASH_qrs32
    3671552U,	// MVE_VQRDMLASH_qrs8
    3671552U,	// MVE_VQRDMLSDHXs16
    3671552U,	// MVE_VQRDMLSDHXs32
    3671552U,	// MVE_VQRDMLSDHXs8
    3671552U,	// MVE_VQRDMLSDHs16
    3671552U,	// MVE_VQRDMLSDHs32
    3671552U,	// MVE_VQRDMLSDHs8
    0U,	// MVE_VQRDMULH_qr_s16
    0U,	// MVE_VQRDMULH_qr_s32
    0U,	// MVE_VQRDMULH_qr_s8
    0U,	// MVE_VQRDMULHi16
    0U,	// MVE_VQRDMULHi32
    0U,	// MVE_VQRDMULHi8
    0U,	// MVE_VQRSHL_by_vecs16
    0U,	// MVE_VQRSHL_by_vecs32
    0U,	// MVE_VQRSHL_by_vecs8
    0U,	// MVE_VQRSHL_by_vecu16
    0U,	// MVE_VQRSHL_by_vecu32
    0U,	// MVE_VQRSHL_by_vecu8
    17920U,	// MVE_VQRSHL_qrs16
    17920U,	// MVE_VQRSHL_qrs32
    17920U,	// MVE_VQRSHL_qrs8
    17920U,	// MVE_VQRSHL_qru16
    17920U,	// MVE_VQRSHL_qru32
    17920U,	// MVE_VQRSHL_qru8
    3671552U,	// MVE_VQRSHRNbhs16
    3671552U,	// MVE_VQRSHRNbhs32
    3671552U,	// MVE_VQRSHRNbhu16
    3671552U,	// MVE_VQRSHRNbhu32
    3671552U,	// MVE_VQRSHRNths16
    3671552U,	// MVE_VQRSHRNths32
    3671552U,	// MVE_VQRSHRNthu16
    3671552U,	// MVE_VQRSHRNthu32
    3671552U,	// MVE_VQRSHRUNs16bh
    3671552U,	// MVE_VQRSHRUNs16th
    3671552U,	// MVE_VQRSHRUNs32bh
    3671552U,	// MVE_VQRSHRUNs32th
    0U,	// MVE_VQSHLU_imms16
    0U,	// MVE_VQSHLU_imms32
    0U,	// MVE_VQSHLU_imms8
    0U,	// MVE_VQSHL_by_vecs16
    0U,	// MVE_VQSHL_by_vecs32
    0U,	// MVE_VQSHL_by_vecs8
    0U,	// MVE_VQSHL_by_vecu16
    0U,	// MVE_VQSHL_by_vecu32
    0U,	// MVE_VQSHL_by_vecu8
    17920U,	// MVE_VQSHL_qrs16
    17920U,	// MVE_VQSHL_qrs32
    17920U,	// MVE_VQSHL_qrs8
    17920U,	// MVE_VQSHL_qru16
    17920U,	// MVE_VQSHL_qru32
    17920U,	// MVE_VQSHL_qru8
    0U,	// MVE_VQSHLimms16
    0U,	// MVE_VQSHLimms32
    0U,	// MVE_VQSHLimms8
    0U,	// MVE_VQSHLimmu16
    0U,	// MVE_VQSHLimmu32
    0U,	// MVE_VQSHLimmu8
    3671552U,	// MVE_VQSHRNbhs16
    3671552U,	// MVE_VQSHRNbhs32
    3671552U,	// MVE_VQSHRNbhu16
    3671552U,	// MVE_VQSHRNbhu32
    3671552U,	// MVE_VQSHRNths16
    3671552U,	// MVE_VQSHRNths32
    3671552U,	// MVE_VQSHRNthu16
    3671552U,	// MVE_VQSHRNthu32
    3671552U,	// MVE_VQSHRUNs16bh
    3671552U,	// MVE_VQSHRUNs16th
    3671552U,	// MVE_VQSHRUNs32bh
    3671552U,	// MVE_VQSHRUNs32th
    0U,	// MVE_VQSUB_qr_s16
    0U,	// MVE_VQSUB_qr_s32
    0U,	// MVE_VQSUB_qr_s8
    0U,	// MVE_VQSUB_qr_u16
    0U,	// MVE_VQSUB_qr_u32
    0U,	// MVE_VQSUB_qr_u8
    0U,	// MVE_VQSUBs16
    0U,	// MVE_VQSUBs32
    0U,	// MVE_VQSUBs8
    0U,	// MVE_VQSUBu16
    0U,	// MVE_VQSUBu32
    0U,	// MVE_VQSUBu8
    16384U,	// MVE_VREV16_8
    16384U,	// MVE_VREV32_16
    16384U,	// MVE_VREV32_8
    16384U,	// MVE_VREV64_16
    16384U,	// MVE_VREV64_32
    16384U,	// MVE_VREV64_8
    0U,	// MVE_VRHADDs16
    0U,	// MVE_VRHADDs32
    0U,	// MVE_VRHADDs8
    0U,	// MVE_VRHADDu16
    0U,	// MVE_VRHADDu32
    0U,	// MVE_VRHADDu8
    16384U,	// MVE_VRINTf16A
    16384U,	// MVE_VRINTf16M
    16384U,	// MVE_VRINTf16N
    16384U,	// MVE_VRINTf16P
    16384U,	// MVE_VRINTf16X
    16384U,	// MVE_VRINTf16Z
    16384U,	// MVE_VRINTf32A
    16384U,	// MVE_VRINTf32M
    16384U,	// MVE_VRINTf32N
    16384U,	// MVE_VRINTf32P
    16384U,	// MVE_VRINTf32X
    16384U,	// MVE_VRINTf32Z
    34078720U,	// MVE_VRMLALDAVHas32
    34078720U,	// MVE_VRMLALDAVHau32
    34078720U,	// MVE_VRMLALDAVHaxs32
    33554432U,	// MVE_VRMLALDAVHs32
    33554432U,	// MVE_VRMLALDAVHu32
    33554432U,	// MVE_VRMLALDAVHxs32
    34078720U,	// MVE_VRMLSLDAVHas32
    34078720U,	// MVE_VRMLSLDAVHaxs32
    33554432U,	// MVE_VRMLSLDAVHs32
    33554432U,	// MVE_VRMLSLDAVHxs32
    0U,	// MVE_VRMULHs16
    0U,	// MVE_VRMULHs32
    0U,	// MVE_VRMULHs8
    0U,	// MVE_VRMULHu16
    0U,	// MVE_VRMULHu32
    0U,	// MVE_VRMULHu8
    0U,	// MVE_VRSHL_by_vecs16
    0U,	// MVE_VRSHL_by_vecs32
    0U,	// MVE_VRSHL_by_vecs8
    0U,	// MVE_VRSHL_by_vecu16
    0U,	// MVE_VRSHL_by_vecu32
    0U,	// MVE_VRSHL_by_vecu8
    17920U,	// MVE_VRSHL_qrs16
    17920U,	// MVE_VRSHL_qrs32
    17920U,	// MVE_VRSHL_qrs8
    17920U,	// MVE_VRSHL_qru16
    17920U,	// MVE_VRSHL_qru32
    17920U,	// MVE_VRSHL_qru8
    3671552U,	// MVE_VRSHRNi16bh
    3671552U,	// MVE_VRSHRNi16th
    3671552U,	// MVE_VRSHRNi32bh
    3671552U,	// MVE_VRSHRNi32th
    0U,	// MVE_VRSHR_imms16
    0U,	// MVE_VRSHR_imms32
    0U,	// MVE_VRSHR_imms8
    0U,	// MVE_VRSHR_immu16
    0U,	// MVE_VRSHR_immu32
    0U,	// MVE_VRSHR_immu8
    3671552U,	// MVE_VSBC
    3671552U,	// MVE_VSBCI
    524672U,	// MVE_VSHLC
    0U,	// MVE_VSHLL_imms16bh
    0U,	// MVE_VSHLL_imms16th
    0U,	// MVE_VSHLL_imms8bh
    0U,	// MVE_VSHLL_imms8th
    0U,	// MVE_VSHLL_immu16bh
    0U,	// MVE_VSHLL_immu16th
    0U,	// MVE_VSHLL_immu8bh
    0U,	// MVE_VSHLL_immu8th
    180224U,	// MVE_VSHLL_lws16bh
    180224U,	// MVE_VSHLL_lws16th
    196608U,	// MVE_VSHLL_lws8bh
    196608U,	// MVE_VSHLL_lws8th
    180224U,	// MVE_VSHLL_lwu16bh
    180224U,	// MVE_VSHLL_lwu16th
    196608U,	// MVE_VSHLL_lwu8bh
    196608U,	// MVE_VSHLL_lwu8th
    0U,	// MVE_VSHL_by_vecs16
    0U,	// MVE_VSHL_by_vecs32
    0U,	// MVE_VSHL_by_vecs8
    0U,	// MVE_VSHL_by_vecu16
    0U,	// MVE_VSHL_by_vecu32
    0U,	// MVE_VSHL_by_vecu8
    0U,	// MVE_VSHL_immi16
    0U,	// MVE_VSHL_immi32
    0U,	// MVE_VSHL_immi8
    17920U,	// MVE_VSHL_qrs16
    17920U,	// MVE_VSHL_qrs32
    17920U,	// MVE_VSHL_qrs8
    17920U,	// MVE_VSHL_qru16
    17920U,	// MVE_VSHL_qru32
    17920U,	// MVE_VSHL_qru8
    3671552U,	// MVE_VSHRNi16bh
    3671552U,	// MVE_VSHRNi16th
    3671552U,	// MVE_VSHRNi32bh
    3671552U,	// MVE_VSHRNi32th
    0U,	// MVE_VSHR_imms16
    0U,	// MVE_VSHR_imms32
    0U,	// MVE_VSHR_imms8
    0U,	// MVE_VSHR_immu16
    0U,	// MVE_VSHR_immu32
    0U,	// MVE_VSHR_immu8
    3671552U,	// MVE_VSLIimm16
    3671552U,	// MVE_VSLIimm32
    3671552U,	// MVE_VSLIimm8
    3671552U,	// MVE_VSRIimm16
    3671552U,	// MVE_VSRIimm32
    3671552U,	// MVE_VSRIimm8
    0U,	// MVE_VST20_16
    0U,	// MVE_VST20_16_wb
    0U,	// MVE_VST20_32
    0U,	// MVE_VST20_32_wb
    0U,	// MVE_VST20_8
    0U,	// MVE_VST20_8_wb
    0U,	// MVE_VST21_16
    0U,	// MVE_VST21_16_wb
    0U,	// MVE_VST21_32
    0U,	// MVE_VST21_32_wb
    0U,	// MVE_VST21_8
    0U,	// MVE_VST21_8_wb
    0U,	// MVE_VST40_16
    0U,	// MVE_VST40_16_wb
    0U,	// MVE_VST40_32
    0U,	// MVE_VST40_32_wb
    0U,	// MVE_VST40_8
    0U,	// MVE_VST40_8_wb
    0U,	// MVE_VST41_16
    0U,	// MVE_VST41_16_wb
    0U,	// MVE_VST41_32
    0U,	// MVE_VST41_32_wb
    0U,	// MVE_VST41_8
    0U,	// MVE_VST41_8_wb
    0U,	// MVE_VST42_16
    0U,	// MVE_VST42_16_wb
    0U,	// MVE_VST42_32
    0U,	// MVE_VST42_32_wb
    0U,	// MVE_VST42_8
    0U,	// MVE_VST42_8_wb
    0U,	// MVE_VST43_16
    0U,	// MVE_VST43_16_wb
    0U,	// MVE_VST43_32
    0U,	// MVE_VST43_32_wb
    0U,	// MVE_VST43_8
    0U,	// MVE_VST43_8_wb
    4096U,	// MVE_VSTRB16
    133760U,	// MVE_VSTRB16_post
    4224U,	// MVE_VSTRB16_pre
    4352U,	// MVE_VSTRB16_rq
    4096U,	// MVE_VSTRB32
    133760U,	// MVE_VSTRB32_post
    4224U,	// MVE_VSTRB32_pre
    4352U,	// MVE_VSTRB32_rq
    4352U,	// MVE_VSTRB8_rq
    4096U,	// MVE_VSTRBU8
    133760U,	// MVE_VSTRBU8_post
    4480U,	// MVE_VSTRBU8_pre
    4096U,	// MVE_VSTRD64_qi
    4224U,	// MVE_VSTRD64_qi_pre
    4608U,	// MVE_VSTRD64_rq
    4352U,	// MVE_VSTRD64_rq_u
    4736U,	// MVE_VSTRH16_rq
    4352U,	// MVE_VSTRH16_rq_u
    4096U,	// MVE_VSTRH32
    133760U,	// MVE_VSTRH32_post
    4224U,	// MVE_VSTRH32_pre
    4736U,	// MVE_VSTRH32_rq
    4352U,	// MVE_VSTRH32_rq_u
    4096U,	// MVE_VSTRHU16
    133760U,	// MVE_VSTRHU16_post
    4480U,	// MVE_VSTRHU16_pre
    4096U,	// MVE_VSTRW32_qi
    4224U,	// MVE_VSTRW32_qi_pre
    4864U,	// MVE_VSTRW32_rq
    4352U,	// MVE_VSTRW32_rq_u
    4096U,	// MVE_VSTRWU32
    133760U,	// MVE_VSTRWU32_post
    4480U,	// MVE_VSTRWU32_pre
    0U,	// MVE_VSUB_qr_f16
    0U,	// MVE_VSUB_qr_f32
    0U,	// MVE_VSUB_qr_i16
    0U,	// MVE_VSUB_qr_i32
    0U,	// MVE_VSUB_qr_i8
    0U,	// MVE_VSUBf16
    0U,	// MVE_VSUBf32
    0U,	// MVE_VSUBi16
    0U,	// MVE_VSUBi32
    0U,	// MVE_VSUBi8
    21504U,	// MVE_WLSTP_16
    21504U,	// MVE_WLSTP_32
    21504U,	// MVE_WLSTP_64
    21504U,	// MVE_WLSTP_8
    1792U,	// MVNi
    16384U,	// MVNr
    1920U,	// MVNsi
    1152U,	// MVNsr
    17920U,	// NEON_VMAXNMNDf
    17920U,	// NEON_VMAXNMNDh
    17920U,	// NEON_VMAXNMNQf
    17920U,	// NEON_VMAXNMNQh
    17920U,	// NEON_VMINNMNDf
    17920U,	// NEON_VMINNMNDh
    17920U,	// NEON_VMINNMNQf
    17920U,	// NEON_VMINNMNQh
    1048576U,	// ORRri
    0U,	// ORRrr
    1572864U,	// ORRrsi
    0U,	// ORRrsr
    201326592U,	// PKHBT
    234881024U,	// PKHTB
    0U,	// PLDWi12
    0U,	// PLDWrs
    0U,	// PLDi12
    0U,	// PLDrs
    0U,	// PLIi12
    0U,	// PLIrs
    0U,	// QADD
    0U,	// QADD16
    0U,	// QADD8
    0U,	// QASX
    0U,	// QDADD
    0U,	// QDSUB
    0U,	// QSAX
    0U,	// QSUB
    0U,	// QSUB16
    0U,	// QSUB8
    16384U,	// RBIT
    16384U,	// REV
    16384U,	// REV16
    16384U,	// REVSH
    0U,	// RFEDA
    0U,	// RFEDA_UPD
    0U,	// RFEDB
    0U,	// RFEDB_UPD
    0U,	// RFEIA
    0U,	// RFEIA_UPD
    0U,	// RFEIB
    0U,	// RFEIB_UPD
    1048576U,	// RSBri
    0U,	// RSBrr
    1572864U,	// RSBrsi
    0U,	// RSBrsr
    1048576U,	// RSCri
    0U,	// RSCrr
    1572864U,	// RSCrsi
    0U,	// RSCrsr
    0U,	// SADD16
    0U,	// SADD8
    0U,	// SASX
    0U,	// SB
    1048576U,	// SBCri
    0U,	// SBCrr
    1572864U,	// SBCrsi
    0U,	// SBCrsr
    33554432U,	// SBFX
    0U,	// SDIV
    0U,	// SEL
    0U,	// SETEND
    0U,	// SETPAN
    16768U,	// SHA1C
    2U,	// SHA1H
    16768U,	// SHA1M
    16768U,	// SHA1P
    16768U,	// SHA1SU0
    2U,	// SHA1SU1
    16768U,	// SHA256H
    16768U,	// SHA256H2
    2U,	// SHA256SU0
    16768U,	// SHA256SU1
    0U,	// SHADD16
    0U,	// SHADD8
    0U,	// SHASX
    0U,	// SHSAX
    0U,	// SHSUB16
    0U,	// SHSUB8
    2U,	// SMC
    33554432U,	// SMLABB
    33554432U,	// SMLABT
    33554432U,	// SMLAD
    33554432U,	// SMLADX
    0U,	// SMLAL
    33554432U,	// SMLALBB
    33554432U,	// SMLALBT
    33554432U,	// SMLALD
    33554432U,	// SMLALDX
    33554432U,	// SMLALTB
    33554432U,	// SMLALTT
    33554432U,	// SMLATB
    33554432U,	// SMLATT
    33554432U,	// SMLAWB
    33554432U,	// SMLAWT
    33554432U,	// SMLSD
    33554432U,	// SMLSDX
    33554432U,	// SMLSLD
    33554432U,	// SMLSLDX
    33554432U,	// SMMLA
    33554432U,	// SMMLAR
    33554432U,	// SMMLS
    33554432U,	// SMMLSR
    0U,	// SMMUL
    0U,	// SMMULR
    0U,	// SMUAD
    0U,	// SMUADX
    0U,	// SMULBB
    0U,	// SMULBT
    33554432U,	// SMULL
    0U,	// SMULTB
    0U,	// SMULTT
    0U,	// SMULWB
    0U,	// SMULWT
    0U,	// SMUSD
    0U,	// SMUSDX
    0U,	// SRSDA
    0U,	// SRSDA_UPD
    0U,	// SRSDB
    0U,	// SRSDB_UPD
    0U,	// SRSIA
    0U,	// SRSIA_UPD
    0U,	// SRSIB
    0U,	// SRSIB_UPD
    218240U,	// SSAT
    21632U,	// SSAT16
    0U,	// SSAX
    0U,	// SSUB16
    0U,	// SSUB8
    0U,	// STC2L_OFFSET
    2304U,	// STC2L_OPTION
    2432U,	// STC2L_POST
    0U,	// STC2L_PRE
    0U,	// STC2_OFFSET
    2304U,	// STC2_OPTION
    2432U,	// STC2_POST
    0U,	// STC2_PRE
    2582U,	// STCL_OFFSET
    4721302U,	// STCL_OPTION
    5245590U,	// STCL_POST
    2838U,	// STCL_PRE
    2582U,	// STC_OFFSET
    4721302U,	// STC_OPTION
    5245590U,	// STC_POST
    2838U,	// STC_PRE
    128U,	// STL
    128U,	// STLB
    11010048U,	// STLEX
    11010048U,	// STLEXB
    5376U,	// STLEXD
    11010048U,	// STLEXH
    128U,	// STLH
    18560U,	// STMDA
    532U,	// STMDA_UPD
    18560U,	// STMDB
    532U,	// STMDB_UPD
    18560U,	// STMIA
    532U,	// STMIA_UPD
    18560U,	// STMIB
    532U,	// STMIB_UPD
    5769856U,	// STRBT_POST_IMM
    5769856U,	// STRBT_POST_REG
    5769856U,	// STRB_POST_IMM
    5769856U,	// STRB_POST_REG
    2944U,	// STRB_PRE_IMM
    3072U,	// STRB_PRE_REG
    3200U,	// STRBi12
    3328U,	// STRBrs
    6291456U,	// STRD
    40371712U,	// STRD_POST
    7341568U,	// STRD_PRE
    11010048U,	// STREX
    11010048U,	// STREXB
    5376U,	// STREXD
    11010048U,	// STREXH
    3456U,	// STRH
    7867008U,	// STRHTi
    8391296U,	// STRHTr
    8915584U,	// STRH_POST
    3584U,	// STRH_PRE
    5769856U,	// STRT_POST_IMM
    5769856U,	// STRT_POST_REG
    5769856U,	// STR_POST_IMM
    5769856U,	// STR_POST_REG
    2944U,	// STR_PRE_IMM
    3072U,	// STR_PRE_REG
    3200U,	// STRi12
    3328U,	// STRrs
    1048576U,	// SUBri
    0U,	// SUBrr
    1572864U,	// SUBrsi
    0U,	// SUBrsr
    2U,	// SVC
    11010048U,	// SWP
    11010048U,	// SWPB
    268435456U,	// SXTAB
    268435456U,	// SXTAB16
    268435456U,	// SXTAH
    229376U,	// SXTB
    229376U,	// SXTB16
    229376U,	// SXTH
    1792U,	// TEQri
    16384U,	// TEQrr
    1920U,	// TEQrsi
    1152U,	// TEQrsr
    0U,	// TRAP
    0U,	// TSB
    1792U,	// TSTri
    16384U,	// TSTrr
    1920U,	// TSTrsi
    1152U,	// TSTrsr
    0U,	// UADD16
    0U,	// UADD8
    0U,	// UASX
    33554432U,	// UBFX
    0U,	// UDF
    0U,	// UDIV
    0U,	// UHADD16
    0U,	// UHADD8
    0U,	// UHASX
    0U,	// UHSAX
    0U,	// UHSUB16
    0U,	// UHSUB8
    33554432U,	// UMAAL
    0U,	// UMLAL
    33554432U,	// UMULL
    0U,	// UQADD16
    0U,	// UQADD8
    0U,	// UQASX
    0U,	// UQSAX
    0U,	// UQSUB16
    0U,	// UQSUB8
    0U,	// USAD8
    33554432U,	// USADA8
    301989888U,	// USAT
    0U,	// USAT16
    0U,	// USAX
    0U,	// USUB16
    0U,	// USUB8
    268435456U,	// UXTAB
    268435456U,	// UXTAB16
    268435456U,	// UXTAH
    229376U,	// UXTB
    229376U,	// UXTB16
    229376U,	// UXTH
    3671552U,	// VABALsv2i64
    3671552U,	// VABALsv4i32
    3671552U,	// VABALsv8i16
    3671552U,	// VABALuv2i64
    3671552U,	// VABALuv4i32
    3671552U,	// VABALuv8i16
    3671552U,	// VABAsv16i8
    3671552U,	// VABAsv2i32
    3671552U,	// VABAsv4i16
    3671552U,	// VABAsv4i32
    3671552U,	// VABAsv8i16
    3671552U,	// VABAsv8i8
    3671552U,	// VABAuv16i8
    3671552U,	// VABAuv2i32
    3671552U,	// VABAuv4i16
    3671552U,	// VABAuv4i32
    3671552U,	// VABAuv8i16
    3671552U,	// VABAuv8i8
    0U,	// VABDLsv2i64
    0U,	// VABDLsv4i32
    0U,	// VABDLsv8i16
    0U,	// VABDLuv2i64
    0U,	// VABDLuv4i32
    0U,	// VABDLuv8i16
    0U,	// VABDfd
    0U,	// VABDfq
    0U,	// VABDhd
    0U,	// VABDhq
    0U,	// VABDsv16i8
    0U,	// VABDsv2i32
    0U,	// VABDsv4i16
    0U,	// VABDsv4i32
    0U,	// VABDsv8i16
    0U,	// VABDsv8i8
    0U,	// VABDuv16i8
    0U,	// VABDuv2i32
    0U,	// VABDuv4i16
    0U,	// VABDuv4i32
    0U,	// VABDuv8i16
    0U,	// VABDuv8i8
    528U,	// VABSD
    16384U,	// VABSH
    16384U,	// VABSS
    16384U,	// VABSfd
    16384U,	// VABSfq
    16384U,	// VABShd
    16384U,	// VABShq
    16384U,	// VABSv16i8
    16384U,	// VABSv2i32
    16384U,	// VABSv4i16
    16384U,	// VABSv4i32
    16384U,	// VABSv8i16
    16384U,	// VABSv8i8
    0U,	// VACGEfd
    0U,	// VACGEfq
    0U,	// VACGEhd
    0U,	// VACGEhq
    0U,	// VACGTfd
    0U,	// VACGTfq
    0U,	// VACGThd
    0U,	// VACGThq
    2720528U,	// VADDD
    0U,	// VADDH
    17920U,	// VADDHNv2i32
    0U,	// VADDHNv4i16
    0U,	// VADDHNv8i8
    0U,	// VADDLsv2i64
    0U,	// VADDLsv4i32
    0U,	// VADDLsv8i16
    0U,	// VADDLuv2i64
    0U,	// VADDLuv4i32
    0U,	// VADDLuv8i16
    0U,	// VADDS
    0U,	// VADDWsv2i64
    0U,	// VADDWsv4i32
    0U,	// VADDWsv8i16
    0U,	// VADDWuv2i64
    0U,	// VADDWuv4i32
    0U,	// VADDWuv8i16
    0U,	// VADDfd
    0U,	// VADDfq
    0U,	// VADDhd
    0U,	// VADDhq
    0U,	// VADDv16i8
    17920U,	// VADDv1i64
    0U,	// VADDv2i32
    17920U,	// VADDv2i64
    0U,	// VADDv4i16
    0U,	// VADDv4i32
    0U,	// VADDv8i16
    0U,	// VADDv8i8
    0U,	// VANDd
    0U,	// VANDq
    2U,	// VBF16MALBQ
    520U,	// VBF16MALBQI
    2U,	// VBF16MALTQ
    520U,	// VBF16MALTQI
    0U,	// VBICd
    4992U,	// VBICiv2i32
    4992U,	// VBICiv4i16
    4992U,	// VBICiv4i32
    4992U,	// VBICiv8i16
    0U,	// VBICq
    3671552U,	// VBIFd
    3671552U,	// VBIFq
    3671552U,	// VBITd
    3671552U,	// VBITq
    3671552U,	// VBSLd
    3671552U,	// VBSLq
    0U,	// VBSPd
    0U,	// VBSPq
    11535872U,	// VCADDv2f32
    11535872U,	// VCADDv4f16
    11535872U,	// VCADDv4f32
    11535872U,	// VCADDv8f16
    0U,	// VCEQfd
    0U,	// VCEQfq
    0U,	// VCEQhd
    0U,	// VCEQhq
    0U,	// VCEQv16i8
    0U,	// VCEQv2i32
    0U,	// VCEQv4i16
    0U,	// VCEQv4i32
    0U,	// VCEQv8i16
    0U,	// VCEQv8i8
    245760U,	// VCEQzv16i8
    245760U,	// VCEQzv2f32
    245760U,	// VCEQzv2i32
    245760U,	// VCEQzv4f16
    245760U,	// VCEQzv4f32
    245760U,	// VCEQzv4i16
    245760U,	// VCEQzv4i32
    245760U,	// VCEQzv8f16
    245760U,	// VCEQzv8i16
    245760U,	// VCEQzv8i8
    0U,	// VCGEfd
    0U,	// VCGEfq
    0U,	// VCGEhd
    0U,	// VCGEhq
    0U,	// VCGEsv16i8
    0U,	// VCGEsv2i32
    0U,	// VCGEsv4i16
    0U,	// VCGEsv4i32
    0U,	// VCGEsv8i16
    0U,	// VCGEsv8i8
    0U,	// VCGEuv16i8
    0U,	// VCGEuv2i32
    0U,	// VCGEuv4i16
    0U,	// VCGEuv4i32
    0U,	// VCGEuv8i16
    0U,	// VCGEuv8i8
    245760U,	// VCGEzv16i8
    245760U,	// VCGEzv2f32
    245760U,	// VCGEzv2i32
    245760U,	// VCGEzv4f16
    245760U,	// VCGEzv4f32
    245760U,	// VCGEzv4i16
    245760U,	// VCGEzv4i32
    245760U,	// VCGEzv8f16
    245760U,	// VCGEzv8i16
    245760U,	// VCGEzv8i8
    0U,	// VCGTfd
    0U,	// VCGTfq
    0U,	// VCGThd
    0U,	// VCGThq
    0U,	// VCGTsv16i8
    0U,	// VCGTsv2i32
    0U,	// VCGTsv4i16
    0U,	// VCGTsv4i32
    0U,	// VCGTsv8i16
    0U,	// VCGTsv8i8
    0U,	// VCGTuv16i8
    0U,	// VCGTuv2i32
    0U,	// VCGTuv4i16
    0U,	// VCGTuv4i32
    0U,	// VCGTuv8i16
    0U,	// VCGTuv8i8
    245760U,	// VCGTzv16i8
    245760U,	// VCGTzv2f32
    245760U,	// VCGTzv2i32
    245760U,	// VCGTzv4f16
    245760U,	// VCGTzv4f32
    245760U,	// VCGTzv4i16
    245760U,	// VCGTzv4i32
    245760U,	// VCGTzv8f16
    245760U,	// VCGTzv8i16
    245760U,	// VCGTzv8i8
    245760U,	// VCLEzv16i8
    245760U,	// VCLEzv2f32
    245760U,	// VCLEzv2i32
    245760U,	// VCLEzv4f16
    245760U,	// VCLEzv4f32
    245760U,	// VCLEzv4i16
    245760U,	// VCLEzv4i32
    245760U,	// VCLEzv8f16
    245760U,	// VCLEzv8i16
    245760U,	// VCLEzv8i8
    16384U,	// VCLSv16i8
    16384U,	// VCLSv2i32
    16384U,	// VCLSv4i16
    16384U,	// VCLSv4i32
    16384U,	// VCLSv8i16
    16384U,	// VCLSv8i8
    245760U,	// VCLTzv16i8
    245760U,	// VCLTzv2f32
    245760U,	// VCLTzv2i32
    245760U,	// VCLTzv4f16
    245760U,	// VCLTzv4f32
    245760U,	// VCLTzv4i16
    245760U,	// VCLTzv4i32
    245760U,	// VCLTzv8f16
    245760U,	// VCLTzv8i16
    245760U,	// VCLTzv8i8
    16384U,	// VCLZv16i8
    16384U,	// VCLZv2i32
    16384U,	// VCLZv4i16
    16384U,	// VCLZv4i32
    16384U,	// VCLZv8i16
    16384U,	// VCLZv8i8
    12059008U,	// VCMLAv2f32
    262528U,	// VCMLAv2f32_indexed
    12059008U,	// VCMLAv4f16
    262528U,	// VCMLAv4f16_indexed
    12059008U,	// VCMLAv4f32
    262528U,	// VCMLAv4f32_indexed
    12059008U,	// VCMLAv8f16
    262528U,	// VCMLAv8f16_indexed
    528U,	// VCMPD
    528U,	// VCMPED
    16384U,	// VCMPEH
    16384U,	// VCMPES
    0U,	// VCMPEZD
    34U,	// VCMPEZH
    34U,	// VCMPEZS
    16384U,	// VCMPH
    16384U,	// VCMPS
    0U,	// VCMPZD
    34U,	// VCMPZH
    34U,	// VCMPZS
    16384U,	// VCNTd
    16384U,	// VCNTq
    2U,	// VCVTANSDf
    2U,	// VCVTANSDh
    2U,	// VCVTANSQf
    2U,	// VCVTANSQh
    2U,	// VCVTANUDf
    2U,	// VCVTANUDh
    2U,	// VCVTANUQf
    2U,	// VCVTANUQh
    2U,	// VCVTASD
    2U,	// VCVTASH
    2U,	// VCVTASS
    2U,	// VCVTAUD
    2U,	// VCVTAUH
    2U,	// VCVTAUS
    0U,	// VCVTBDH
    0U,	// VCVTBHD
    0U,	// VCVTBHS
    2U,	// VCVTBSH
    0U,	// VCVTDS
    2U,	// VCVTMNSDf
    2U,	// VCVTMNSDh
    2U,	// VCVTMNSQf
    2U,	// VCVTMNSQh
    2U,	// VCVTMNUDf
    2U,	// VCVTMNUDh
    2U,	// VCVTMNUQf
    2U,	// VCVTMNUQh
    2U,	// VCVTMSD
    2U,	// VCVTMSH
    2U,	// VCVTMSS
    2U,	// VCVTMUD
    2U,	// VCVTMUH
    2U,	// VCVTMUS
    2U,	// VCVTNNSDf
    2U,	// VCVTNNSDh
    2U,	// VCVTNNSQf
    2U,	// VCVTNNSQh
    2U,	// VCVTNNUDf
    2U,	// VCVTNNUDh
    2U,	// VCVTNNUQf
    2U,	// VCVTNNUQh
    2U,	// VCVTNSD
    2U,	// VCVTNSH
    2U,	// VCVTNSS
    2U,	// VCVTNUD
    2U,	// VCVTNUH
    2U,	// VCVTNUS
    2U,	// VCVTPNSDf
    2U,	// VCVTPNSDh
    2U,	// VCVTPNSQf
    2U,	// VCVTPNSQh
    2U,	// VCVTPNUDf
    2U,	// VCVTPNUDh
    2U,	// VCVTPNUQf
    2U,	// VCVTPNUQh
    2U,	// VCVTPSD
    2U,	// VCVTPSH
    2U,	// VCVTPSS
    2U,	// VCVTPUD
    2U,	// VCVTPUH
    2U,	// VCVTPUS
    0U,	// VCVTSD
    0U,	// VCVTTDH
    0U,	// VCVTTHD
    0U,	// VCVTTHS
    2U,	// VCVTTSH
    2U,	// VCVTf2h
    0U,	// VCVTf2sd
    0U,	// VCVTf2sq
    0U,	// VCVTf2ud
    0U,	// VCVTf2uq
    536U,	// VCVTf2xsd
    536U,	// VCVTf2xsq
    536U,	// VCVTf2xud
    536U,	// VCVTf2xuq
    0U,	// VCVTh2f
    0U,	// VCVTh2sd
    0U,	// VCVTh2sq
    0U,	// VCVTh2ud
    0U,	// VCVTh2uq
    536U,	// VCVTh2xsd
    536U,	// VCVTh2xsq
    536U,	// VCVTh2xud
    536U,	// VCVTh2xuq
    0U,	// VCVTs2fd
    0U,	// VCVTs2fq
    0U,	// VCVTs2hd
    0U,	// VCVTs2hq
    0U,	// VCVTu2fd
    0U,	// VCVTu2fq
    0U,	// VCVTu2hd
    0U,	// VCVTu2hq
    536U,	// VCVTxs2fd
    536U,	// VCVTxs2fq
    536U,	// VCVTxs2hd
    536U,	// VCVTxs2hq
    536U,	// VCVTxu2fd
    536U,	// VCVTxu2fq
    536U,	// VCVTxu2hd
    536U,	// VCVTxu2hq
    2720528U,	// VDIVD
    0U,	// VDIVH
    0U,	// VDIVS
    16384U,	// VDUP16d
    16384U,	// VDUP16q
    16384U,	// VDUP32d
    16384U,	// VDUP32q
    16384U,	// VDUP8d
    16384U,	// VDUP8q
    147456U,	// VDUPLN16d
    147456U,	// VDUPLN16q
    147456U,	// VDUPLN32d
    147456U,	// VDUPLN32q
    147456U,	// VDUPLN8d
    147456U,	// VDUPLN8q
    0U,	// VEORd
    0U,	// VEORq
    33554432U,	// VEXTd16
    33554432U,	// VEXTd32
    33554432U,	// VEXTd8
    33554432U,	// VEXTq16
    33554432U,	// VEXTq32
    33554432U,	// VEXTq64
    33554432U,	// VEXTq8
    49944U,	// VFMAD
    3671552U,	// VFMAH
    17920U,	// VFMALD
    280064U,	// VFMALDI
    17920U,	// VFMALQ
    280064U,	// VFMALQI
    3671552U,	// VFMAS
    3671552U,	// VFMAfd
    3671552U,	// VFMAfq
    3671552U,	// VFMAhd
    3671552U,	// VFMAhq
    49944U,	// VFMSD
    3671552U,	// VFMSH
    17920U,	// VFMSLD
    280064U,	// VFMSLDI
    17920U,	// VFMSLQ
    280064U,	// VFMSLQI
    3671552U,	// VFMSS
    3671552U,	// VFMSfd
    3671552U,	// VFMSfq
    3671552U,	// VFMShd
    3671552U,	// VFMShq
    49944U,	// VFNMAD
    3671552U,	// VFNMAH
    3671552U,	// VFNMAS
    49944U,	// VFNMSD
    3671552U,	// VFNMSH
    3671552U,	// VFNMSS
    17920U,	// VFP_VMAXNMD
    17920U,	// VFP_VMAXNMH
    17920U,	// VFP_VMAXNMS
    17920U,	// VFP_VMINNMD
    17920U,	// VFP_VMINNMH
    17920U,	// VFP_VMINNMS
    147456U,	// VGETLNi32
    147456U,	// VGETLNs16
    147456U,	// VGETLNs8
    147456U,	// VGETLNu16
    147456U,	// VGETLNu8
    0U,	// VHADDsv16i8
    0U,	// VHADDsv2i32
    0U,	// VHADDsv4i16
    0U,	// VHADDsv4i32
    0U,	// VHADDsv8i16
    0U,	// VHADDsv8i8
    0U,	// VHADDuv16i8
    0U,	// VHADDuv2i32
    0U,	// VHADDuv4i16
    0U,	// VHADDuv4i32
    0U,	// VHADDuv8i16
    0U,	// VHADDuv8i8
    0U,	// VHSUBsv16i8
    0U,	// VHSUBsv2i32
    0U,	// VHSUBsv4i16
    0U,	// VHSUBsv4i32
    0U,	// VHSUBsv8i16
    0U,	// VHSUBsv8i8
    0U,	// VHSUBuv16i8
    0U,	// VHSUBuv2i32
    0U,	// VHSUBuv4i16
    0U,	// VHSUBuv4i32
    0U,	// VHSUBuv8i16
    0U,	// VHSUBuv8i8
    2U,	// VINSH
    0U,	// VJCVT
    518U,	// VLD1DUPd16
    676U,	// VLD1DUPd16wb_fixed
    2687780U,	// VLD1DUPd16wb_register
    518U,	// VLD1DUPd32
    676U,	// VLD1DUPd32wb_fixed
    2687780U,	// VLD1DUPd32wb_register
    518U,	// VLD1DUPd8
    676U,	// VLD1DUPd8wb_fixed
    2687780U,	// VLD1DUPd8wb_register
    518U,	// VLD1DUPq16
    676U,	// VLD1DUPq16wb_fixed
    2687780U,	// VLD1DUPq16wb_register
    518U,	// VLD1DUPq32
    676U,	// VLD1DUPq32wb_fixed
    2687780U,	// VLD1DUPq32wb_register
    518U,	// VLD1DUPq8
    676U,	// VLD1DUPq8wb_fixed
    2687780U,	// VLD1DUPq8wb_register
    12883366U,	// VLD1LNd16
    13407782U,	// VLD1LNd16_UPD
    12883366U,	// VLD1LNd32
    13407782U,	// VLD1LNd32_UPD
    12883366U,	// VLD1LNd8
    13407782U,	// VLD1LNd8_UPD
    0U,	// VLD1LNq16Pseudo
    0U,	// VLD1LNq16Pseudo_UPD
    0U,	// VLD1LNq32Pseudo
    0U,	// VLD1LNq32Pseudo_UPD
    0U,	// VLD1LNq8Pseudo
    0U,	// VLD1LNq8Pseudo_UPD
    518U,	// VLD1d16
    518U,	// VLD1d16Q
    0U,	// VLD1d16QPseudo
    0U,	// VLD1d16QPseudoWB_fixed
    0U,	// VLD1d16QPseudoWB_register
    676U,	// VLD1d16Qwb_fixed
    2687780U,	// VLD1d16Qwb_register
    518U,	// VLD1d16T
    0U,	// VLD1d16TPseudo
    0U,	// VLD1d16TPseudoWB_fixed
    0U,	// VLD1d16TPseudoWB_register
    676U,	// VLD1d16Twb_fixed
    2687780U,	// VLD1d16Twb_register
    676U,	// VLD1d16wb_fixed
    2687780U,	// VLD1d16wb_register
    518U,	// VLD1d32
    518U,	// VLD1d32Q
    0U,	// VLD1d32QPseudo
    0U,	// VLD1d32QPseudoWB_fixed
    0U,	// VLD1d32QPseudoWB_register
    676U,	// VLD1d32Qwb_fixed
    2687780U,	// VLD1d32Qwb_register
    518U,	// VLD1d32T
    0U,	// VLD1d32TPseudo
    0U,	// VLD1d32TPseudoWB_fixed
    0U,	// VLD1d32TPseudoWB_register
    676U,	// VLD1d32Twb_fixed
    2687780U,	// VLD1d32Twb_register
    676U,	// VLD1d32wb_fixed
    2687780U,	// VLD1d32wb_register
    518U,	// VLD1d64
    518U,	// VLD1d64Q
    0U,	// VLD1d64QPseudo
    0U,	// VLD1d64QPseudoWB_fixed
    0U,	// VLD1d64QPseudoWB_register
    676U,	// VLD1d64Qwb_fixed
    2687780U,	// VLD1d64Qwb_register
    518U,	// VLD1d64T
    0U,	// VLD1d64TPseudo
    0U,	// VLD1d64TPseudoWB_fixed
    0U,	// VLD1d64TPseudoWB_register
    676U,	// VLD1d64Twb_fixed
    2687780U,	// VLD1d64Twb_register
    676U,	// VLD1d64wb_fixed
    2687780U,	// VLD1d64wb_register
    518U,	// VLD1d8
    518U,	// VLD1d8Q
    0U,	// VLD1d8QPseudo
    0U,	// VLD1d8QPseudoWB_fixed
    0U,	// VLD1d8QPseudoWB_register
    676U,	// VLD1d8Qwb_fixed
    2687780U,	// VLD1d8Qwb_register
    518U,	// VLD1d8T
    0U,	// VLD1d8TPseudo
    0U,	// VLD1d8TPseudoWB_fixed
    0U,	// VLD1d8TPseudoWB_register
    676U,	// VLD1d8Twb_fixed
    2687780U,	// VLD1d8Twb_register
    676U,	// VLD1d8wb_fixed
    2687780U,	// VLD1d8wb_register
    518U,	// VLD1q16
    0U,	// VLD1q16HighQPseudo
    0U,	// VLD1q16HighQPseudo_UPD
    0U,	// VLD1q16HighTPseudo
    0U,	// VLD1q16HighTPseudo_UPD
    0U,	// VLD1q16LowQPseudo_UPD
    0U,	// VLD1q16LowTPseudo_UPD
    676U,	// VLD1q16wb_fixed
    2687780U,	// VLD1q16wb_register
    518U,	// VLD1q32
    0U,	// VLD1q32HighQPseudo
    0U,	// VLD1q32HighQPseudo_UPD
    0U,	// VLD1q32HighTPseudo
    0U,	// VLD1q32HighTPseudo_UPD
    0U,	// VLD1q32LowQPseudo_UPD
    0U,	// VLD1q32LowTPseudo_UPD
    676U,	// VLD1q32wb_fixed
    2687780U,	// VLD1q32wb_register
    518U,	// VLD1q64
    0U,	// VLD1q64HighQPseudo
    0U,	// VLD1q64HighQPseudo_UPD
    0U,	// VLD1q64HighTPseudo
    0U,	// VLD1q64HighTPseudo_UPD
    0U,	// VLD1q64LowQPseudo_UPD
    0U,	// VLD1q64LowTPseudo_UPD
    676U,	// VLD1q64wb_fixed
    2687780U,	// VLD1q64wb_register
    518U,	// VLD1q8
    0U,	// VLD1q8HighQPseudo
    0U,	// VLD1q8HighQPseudo_UPD
    0U,	// VLD1q8HighTPseudo
    0U,	// VLD1q8HighTPseudo_UPD
    0U,	// VLD1q8LowQPseudo_UPD
    0U,	// VLD1q8LowTPseudo_UPD
    676U,	// VLD1q8wb_fixed
    2687780U,	// VLD1q8wb_register
    518U,	// VLD2DUPd16
    676U,	// VLD2DUPd16wb_fixed
    2687780U,	// VLD2DUPd16wb_register
    518U,	// VLD2DUPd16x2
    676U,	// VLD2DUPd16x2wb_fixed
    2687780U,	// VLD2DUPd16x2wb_register
    518U,	// VLD2DUPd32
    676U,	// VLD2DUPd32wb_fixed
    2687780U,	// VLD2DUPd32wb_register
    518U,	// VLD2DUPd32x2
    676U,	// VLD2DUPd32x2wb_fixed
    2687780U,	// VLD2DUPd32x2wb_register
    518U,	// VLD2DUPd8
    676U,	// VLD2DUPd8wb_fixed
    2687780U,	// VLD2DUPd8wb_register
    518U,	// VLD2DUPd8x2
    676U,	// VLD2DUPd8x2wb_fixed
    2687780U,	// VLD2DUPd8x2wb_register
    0U,	// VLD2DUPq16EvenPseudo
    0U,	// VLD2DUPq16OddPseudo
    0U,	// VLD2DUPq16OddPseudoWB_fixed
    0U,	// VLD2DUPq16OddPseudoWB_register
    0U,	// VLD2DUPq32EvenPseudo
    0U,	// VLD2DUPq32OddPseudo
    0U,	// VLD2DUPq32OddPseudoWB_fixed
    0U,	// VLD2DUPq32OddPseudoWB_register
    0U,	// VLD2DUPq8EvenPseudo
    0U,	// VLD2DUPq8OddPseudo
    0U,	// VLD2DUPq8OddPseudoWB_fixed
    0U,	// VLD2DUPq8OddPseudoWB_register
    13948454U,	// VLD2LNd16
    0U,	// VLD2LNd16Pseudo
    0U,	// VLD2LNd16Pseudo_UPD
    349869734U,	// VLD2LNd16_UPD
    13948454U,	// VLD2LNd32
    0U,	// VLD2LNd32Pseudo
    0U,	// VLD2LNd32Pseudo_UPD
    349869734U,	// VLD2LNd32_UPD
    13948454U,	// VLD2LNd8
    0U,	// VLD2LNd8Pseudo
    0U,	// VLD2LNd8Pseudo_UPD
    349869734U,	// VLD2LNd8_UPD
    13948454U,	// VLD2LNq16
    0U,	// VLD2LNq16Pseudo
    0U,	// VLD2LNq16Pseudo_UPD
    349869734U,	// VLD2LNq16_UPD
    13948454U,	// VLD2LNq32
    0U,	// VLD2LNq32Pseudo
    0U,	// VLD2LNq32Pseudo_UPD
    349869734U,	// VLD2LNq32_UPD
    518U,	// VLD2b16
    676U,	// VLD2b16wb_fixed
    2687780U,	// VLD2b16wb_register
    518U,	// VLD2b32
    676U,	// VLD2b32wb_fixed
    2687780U,	// VLD2b32wb_register
    518U,	// VLD2b8
    676U,	// VLD2b8wb_fixed
    2687780U,	// VLD2b8wb_register
    518U,	// VLD2d16
    676U,	// VLD2d16wb_fixed
    2687780U,	// VLD2d16wb_register
    518U,	// VLD2d32
    676U,	// VLD2d32wb_fixed
    2687780U,	// VLD2d32wb_register
    518U,	// VLD2d8
    676U,	// VLD2d8wb_fixed
    2687780U,	// VLD2d8wb_register
    518U,	// VLD2q16
    0U,	// VLD2q16Pseudo
    0U,	// VLD2q16PseudoWB_fixed
    0U,	// VLD2q16PseudoWB_register
    676U,	// VLD2q16wb_fixed
    2687780U,	// VLD2q16wb_register
    518U,	// VLD2q32
    0U,	// VLD2q32Pseudo
    0U,	// VLD2q32PseudoWB_fixed
    0U,	// VLD2q32PseudoWB_register
    676U,	// VLD2q32wb_fixed
    2687780U,	// VLD2q32wb_register
    518U,	// VLD2q8
    0U,	// VLD2q8Pseudo
    0U,	// VLD2q8PseudoWB_fixed
    0U,	// VLD2q8PseudoWB_register
    676U,	// VLD2q8wb_fixed
    2687780U,	// VLD2q8wb_register
    333608U,	// VLD3DUPd16
    0U,	// VLD3DUPd16Pseudo
    0U,	// VLD3DUPd16Pseudo_UPD
    15030056U,	// VLD3DUPd16_UPD
    333608U,	// VLD3DUPd32
    0U,	// VLD3DUPd32Pseudo
    0U,	// VLD3DUPd32Pseudo_UPD
    15030056U,	// VLD3DUPd32_UPD
    333608U,	// VLD3DUPd8
    0U,	// VLD3DUPd8Pseudo
    0U,	// VLD3DUPd8Pseudo_UPD
    15030056U,	// VLD3DUPd8_UPD
    333608U,	// VLD3DUPq16
    0U,	// VLD3DUPq16EvenPseudo
    0U,	// VLD3DUPq16OddPseudo
    0U,	// VLD3DUPq16OddPseudo_UPD
    15030056U,	// VLD3DUPq16_UPD
    333608U,	// VLD3DUPq32
    0U,	// VLD3DUPq32EvenPseudo
    0U,	// VLD3DUPq32OddPseudo
    0U,	// VLD3DUPq32OddPseudo_UPD
    15030056U,	// VLD3DUPq32_UPD
    333608U,	// VLD3DUPq8
    0U,	// VLD3DUPq8EvenPseudo
    0U,	// VLD3DUPq8OddPseudo
    0U,	// VLD3DUPq8OddPseudo_UPD
    15030056U,	// VLD3DUPq8_UPD
    383424166U,	// VLD3LNd16
    0U,	// VLD3LNd16Pseudo
    0U,	// VLD3LNd16Pseudo_UPD
    15505318U,	// VLD3LNd16_UPD
    383424166U,	// VLD3LNd32
    0U,	// VLD3LNd32Pseudo
    0U,	// VLD3LNd32Pseudo_UPD
    15505318U,	// VLD3LNd32_UPD
    383424166U,	// VLD3LNd8
    0U,	// VLD3LNd8Pseudo
    0U,	// VLD3LNd8Pseudo_UPD
    15505318U,	// VLD3LNd8_UPD
    383424166U,	// VLD3LNq16
    0U,	// VLD3LNq16Pseudo
    0U,	// VLD3LNq16Pseudo_UPD
    15505318U,	// VLD3LNq16_UPD
    383424166U,	// VLD3LNq32
    0U,	// VLD3LNq32Pseudo
    0U,	// VLD3LNq32Pseudo_UPD
    15505318U,	// VLD3LNq32_UPD
    402653184U,	// VLD3d16
    0U,	// VLD3d16Pseudo
    0U,	// VLD3d16Pseudo_UPD
    402653184U,	// VLD3d16_UPD
    402653184U,	// VLD3d32
    0U,	// VLD3d32Pseudo
    0U,	// VLD3d32Pseudo_UPD
    402653184U,	// VLD3d32_UPD
    402653184U,	// VLD3d8
    0U,	// VLD3d8Pseudo
    0U,	// VLD3d8Pseudo_UPD
    402653184U,	// VLD3d8_UPD
    402653184U,	// VLD3q16
    0U,	// VLD3q16Pseudo_UPD
    402653184U,	// VLD3q16_UPD
    0U,	// VLD3q16oddPseudo
    0U,	// VLD3q16oddPseudo_UPD
    402653184U,	// VLD3q32
    0U,	// VLD3q32Pseudo_UPD
    402653184U,	// VLD3q32_UPD
    0U,	// VLD3q32oddPseudo
    0U,	// VLD3q32oddPseudo_UPD
    402653184U,	// VLD3q8
    0U,	// VLD3q8Pseudo_UPD
    402653184U,	// VLD3q8_UPD
    0U,	// VLD3q8oddPseudo
    0U,	// VLD3q8oddPseudo_UPD
    2971688U,	// VLD4DUPd16
    0U,	// VLD4DUPd16Pseudo
    0U,	// VLD4DUPd16Pseudo_UPD
    366632U,	// VLD4DUPd16_UPD
    2971688U,	// VLD4DUPd32
    0U,	// VLD4DUPd32Pseudo
    0U,	// VLD4DUPd32Pseudo_UPD
    366632U,	// VLD4DUPd32_UPD
    2971688U,	// VLD4DUPd8
    0U,	// VLD4DUPd8Pseudo
    0U,	// VLD4DUPd8Pseudo_UPD
    366632U,	// VLD4DUPd8_UPD
    2971688U,	// VLD4DUPq16
    0U,	// VLD4DUPq16EvenPseudo
    0U,	// VLD4DUPq16OddPseudo
    0U,	// VLD4DUPq16OddPseudo_UPD
    366632U,	// VLD4DUPq16_UPD
    2971688U,	// VLD4DUPq32
    0U,	// VLD4DUPq32EvenPseudo
    0U,	// VLD4DUPq32OddPseudo
    0U,	// VLD4DUPq32OddPseudo_UPD
    366632U,	// VLD4DUPq32_UPD
    2971688U,	// VLD4DUPq8
    0U,	// VLD4DUPq8EvenPseudo
    0U,	// VLD4DUPq8OddPseudo
    0U,	// VLD4DUPq8OddPseudo_UPD
    366632U,	// VLD4DUPq8_UPD
    440194982U,	// VLD4LNd16
    0U,	// VLD4LNd16Pseudo
    0U,	// VLD4LNd16Pseudo_UPD
    6310U,	// VLD4LNd16_UPD
    440194982U,	// VLD4LNd32
    0U,	// VLD4LNd32Pseudo
    0U,	// VLD4LNd32Pseudo_UPD
    6310U,	// VLD4LNd32_UPD
    440194982U,	// VLD4LNd8
    0U,	// VLD4LNd8Pseudo
    0U,	// VLD4LNd8Pseudo_UPD
    6310U,	// VLD4LNd8_UPD
    440194982U,	// VLD4LNq16
    0U,	// VLD4LNq16Pseudo
    0U,	// VLD4LNq16Pseudo_UPD
    6310U,	// VLD4LNq16_UPD
    440194982U,	// VLD4LNq32
    0U,	// VLD4LNq32Pseudo
    0U,	// VLD4LNq32Pseudo_UPD
    6310U,	// VLD4LNq32_UPD
    33554432U,	// VLD4d16
    0U,	// VLD4d16Pseudo
    0U,	// VLD4d16Pseudo_UPD
    33554432U,	// VLD4d16_UPD
    33554432U,	// VLD4d32
    0U,	// VLD4d32Pseudo
    0U,	// VLD4d32Pseudo_UPD
    33554432U,	// VLD4d32_UPD
    33554432U,	// VLD4d8
    0U,	// VLD4d8Pseudo
    0U,	// VLD4d8Pseudo_UPD
    33554432U,	// VLD4d8_UPD
    33554432U,	// VLD4q16
    0U,	// VLD4q16Pseudo_UPD
    33554432U,	// VLD4q16_UPD
    0U,	// VLD4q16oddPseudo
    0U,	// VLD4q16oddPseudo_UPD
    33554432U,	// VLD4q32
    0U,	// VLD4q32Pseudo_UPD
    33554432U,	// VLD4q32_UPD
    0U,	// VLD4q32oddPseudo
    0U,	// VLD4q32oddPseudo_UPD
    33554432U,	// VLD4q8
    0U,	// VLD4q8Pseudo_UPD
    33554432U,	// VLD4q8_UPD
    0U,	// VLD4q8oddPseudo
    0U,	// VLD4q8oddPseudo_UPD
    532U,	// VLDMDDB_UPD
    18560U,	// VLDMDIA
    532U,	// VLDMDIA_UPD
    0U,	// VLDMQIA
    532U,	// VLDMSDB_UPD
    18560U,	// VLDMSIA
    532U,	// VLDMSIA_UPD
    6400U,	// VLDRD
    6528U,	// VLDRH
    6400U,	// VLDRS
    0U,	// VLDR_FPCXTNS_off
    42U,	// VLDR_FPCXTNS_post
    0U,	// VLDR_FPCXTNS_pre
    0U,	// VLDR_FPCXTS_off
    42U,	// VLDR_FPCXTS_post
    0U,	// VLDR_FPCXTS_pre
    0U,	// VLDR_FPSCR_NZCVQC_off
    44U,	// VLDR_FPSCR_NZCVQC_post
    0U,	// VLDR_FPSCR_NZCVQC_pre
    0U,	// VLDR_FPSCR_off
    42U,	// VLDR_FPSCR_post
    0U,	// VLDR_FPSCR_pre
    0U,	// VLDR_P0_off
    44U,	// VLDR_P0_post
    0U,	// VLDR_P0_pre
    0U,	// VLDR_VPR_off
    42U,	// VLDR_VPR_post
    0U,	// VLDR_VPR_pre
    18560U,	// VLLDM
    18560U,	// VLLDM_T2
    18560U,	// VLSTM
    18560U,	// VLSTM_T2
    0U,	// VMAXfd
    0U,	// VMAXfq
    0U,	// VMAXhd
    0U,	// VMAXhq
    0U,	// VMAXsv16i8
    0U,	// VMAXsv2i32
    0U,	// VMAXsv4i16
    0U,	// VMAXsv4i32
    0U,	// VMAXsv8i16
    0U,	// VMAXsv8i8
    0U,	// VMAXuv16i8
    0U,	// VMAXuv2i32
    0U,	// VMAXuv4i16
    0U,	// VMAXuv4i32
    0U,	// VMAXuv8i16
    0U,	// VMAXuv8i8
    0U,	// VMINfd
    0U,	// VMINfq
    0U,	// VMINhd
    0U,	// VMINhq
    0U,	// VMINsv16i8
    0U,	// VMINsv2i32
    0U,	// VMINsv4i16
    0U,	// VMINsv4i32
    0U,	// VMINsv8i16
    0U,	// VMINsv8i8
    0U,	// VMINuv16i8
    0U,	// VMINuv2i32
    0U,	// VMINuv4i16
    0U,	// VMINuv4i32
    0U,	// VMINuv8i16
    0U,	// VMINuv8i8
    49944U,	// VMLAD
    3671552U,	// VMLAH
    473433600U,	// VMLALslsv2i32
    473433600U,	// VMLALslsv4i16
    473433600U,	// VMLALsluv2i32
    473433600U,	// VMLALsluv4i16
    3671552U,	// VMLALsv2i64
    3671552U,	// VMLALsv4i32
    3671552U,	// VMLALsv8i16
    3671552U,	// VMLALuv2i64
    3671552U,	// VMLALuv4i32
    3671552U,	// VMLALuv8i16
    3671552U,	// VMLAS
    3671552U,	// VMLAfd
    3671552U,	// VMLAfq
    3671552U,	// VMLAhd
    3671552U,	// VMLAhq
    473433600U,	// VMLAslfd
    473433600U,	// VMLAslfq
    473433600U,	// VMLAslhd
    473433600U,	// VMLAslhq
    473433600U,	// VMLAslv2i32
    473433600U,	// VMLAslv4i16
    473433600U,	// VMLAslv4i32
    473433600U,	// VMLAslv8i16
    3671552U,	// VMLAv16i8
    3671552U,	// VMLAv2i32
    3671552U,	// VMLAv4i16
    3671552U,	// VMLAv4i32
    3671552U,	// VMLAv8i16
    3671552U,	// VMLAv8i8
    49944U,	// VMLSD
    3671552U,	// VMLSH
    473433600U,	// VMLSLslsv2i32
    473433600U,	// VMLSLslsv4i16
    473433600U,	// VMLSLsluv2i32
    473433600U,	// VMLSLsluv4i16
    3671552U,	// VMLSLsv2i64
    3671552U,	// VMLSLsv4i32
    3671552U,	// VMLSLsv8i16
    3671552U,	// VMLSLuv2i64
    3671552U,	// VMLSLuv4i32
    3671552U,	// VMLSLuv8i16
    3671552U,	// VMLSS
    3671552U,	// VMLSfd
    3671552U,	// VMLSfq
    3671552U,	// VMLShd
    3671552U,	// VMLShq
    473433600U,	// VMLSslfd
    473433600U,	// VMLSslfq
    473433600U,	// VMLSslhd
    473433600U,	// VMLSslhq
    473433600U,	// VMLSslv2i32
    473433600U,	// VMLSslv4i16
    473433600U,	// VMLSslv4i32
    473433600U,	// VMLSslv8i16
    3671552U,	// VMLSv16i8
    3671552U,	// VMLSv2i32
    3671552U,	// VMLSv4i16
    3671552U,	// VMLSv4i32
    3671552U,	// VMLSv8i16
    3671552U,	// VMLSv8i8
    2U,	// VMMLA
    528U,	// VMOVD
    0U,	// VMOVDRR
    2U,	// VMOVH
    16384U,	// VMOVHR
    16384U,	// VMOVLsv2i64
    16384U,	// VMOVLsv4i32
    16384U,	// VMOVLsv8i16
    16384U,	// VMOVLuv2i64
    16384U,	// VMOVLuv4i32
    16384U,	// VMOVLuv8i16
    2U,	// VMOVNv2i32
    16384U,	// VMOVNv4i16
    16384U,	// VMOVNv8i8
    16384U,	// VMOVRH
    0U,	// VMOVRRD
    33554432U,	// VMOVRRS
    16384U,	// VMOVRS
    16384U,	// VMOVS
    16384U,	// VMOVSR
    33554432U,	// VMOVSRR
    4992U,	// VMOVv16i8
    0U,	// VMOVv1i64
    2048U,	// VMOVv2f32
    4992U,	// VMOVv2i32
    0U,	// VMOVv2i64
    2048U,	// VMOVv4f32
    4992U,	// VMOVv4i16
    4992U,	// VMOVv4i32
    4992U,	// VMOVv8i16
    4992U,	// VMOVv8i8
    46U,	// VMRS
    48U,	// VMRS_FPCXTNS
    50U,	// VMRS_FPCXTS
    52U,	// VMRS_FPEXC
    54U,	// VMRS_FPINST
    56U,	// VMRS_FPINST2
    58U,	// VMRS_FPSCR_NZCVQC
    60U,	// VMRS_FPSID
    62U,	// VMRS_MVFR0
    64U,	// VMRS_MVFR1
    66U,	// VMRS_MVFR2
    68U,	// VMRS_P0
    70U,	// VMRS_VPR
    2U,	// VMSR
    2U,	// VMSR_FPCXTNS
    2U,	// VMSR_FPCXTS
    0U,	// VMSR_FPEXC
    0U,	// VMSR_FPINST
    0U,	// VMSR_FPINST2
    2U,	// VMSR_FPSCR_NZCVQC
    0U,	// VMSR_FPSID
    2U,	// VMSR_P0
    2U,	// VMSR_VPR
    2720528U,	// VMULD
    0U,	// VMULH
    17920U,	// VMULLp64
    0U,	// VMULLp8
    167772160U,	// VMULLslsv2i32
    167772160U,	// VMULLslsv4i16
    167772160U,	// VMULLsluv2i32
    167772160U,	// VMULLsluv4i16
    0U,	// VMULLsv2i64
    0U,	// VMULLsv4i32
    0U,	// VMULLsv8i16
    0U,	// VMULLuv2i64
    0U,	// VMULLuv4i32
    0U,	// VMULLuv8i16
    0U,	// VMULS
    0U,	// VMULfd
    0U,	// VMULfq
    0U,	// VMULhd
    0U,	// VMULhq
    0U,	// VMULpd
    0U,	// VMULpq
    167772160U,	// VMULslfd
    167772160U,	// VMULslfq
    167772160U,	// VMULslhd
    167772160U,	// VMULslhq
    167772160U,	// VMULslv2i32
    167772160U,	// VMULslv4i16
    167772160U,	// VMULslv4i32
    167772160U,	// VMULslv8i16
    0U,	// VMULv16i8
    0U,	// VMULv2i32
    0U,	// VMULv4i16
    0U,	// VMULv4i32
    0U,	// VMULv8i16
    0U,	// VMULv8i8
    16384U,	// VMVNd
    16384U,	// VMVNq
    4992U,	// VMVNv2i32
    4992U,	// VMVNv4i16
    4992U,	// VMVNv4i32
    4992U,	// VMVNv8i16
    528U,	// VNEGD
    16384U,	// VNEGH
    16384U,	// VNEGS
    16384U,	// VNEGf32q
    16384U,	// VNEGfd
    16384U,	// VNEGhd
    16384U,	// VNEGhq
    16384U,	// VNEGs16d
    16384U,	// VNEGs16q
    16384U,	// VNEGs32d
    16384U,	// VNEGs32q
    16384U,	// VNEGs8d
    16384U,	// VNEGs8q
    49944U,	// VNMLAD
    3671552U,	// VNMLAH
    3671552U,	// VNMLAS
    49944U,	// VNMLSD
    3671552U,	// VNMLSH
    3671552U,	// VNMLSS
    2720528U,	// VNMULD
    0U,	// VNMULH
    0U,	// VNMULS
    0U,	// VORNd
    0U,	// VORNq
    0U,	// VORRd
    4992U,	// VORRiv2i32
    4992U,	// VORRiv4i16
    4992U,	// VORRiv4i32
    4992U,	// VORRiv8i16
    0U,	// VORRq
    17920U,	// VPADALsv16i8
    17920U,	// VPADALsv2i32
    17920U,	// VPADALsv4i16
    17920U,	// VPADALsv4i32
    17920U,	// VPADALsv8i16
    17920U,	// VPADALsv8i8
    17920U,	// VPADALuv16i8
    17920U,	// VPADALuv2i32
    17920U,	// VPADALuv4i16
    17920U,	// VPADALuv4i32
    17920U,	// VPADALuv8i16
    17920U,	// VPADALuv8i8
    16384U,	// VPADDLsv16i8
    16384U,	// VPADDLsv2i32
    16384U,	// VPADDLsv4i16
    16384U,	// VPADDLsv4i32
    16384U,	// VPADDLsv8i16
    16384U,	// VPADDLsv8i8
    16384U,	// VPADDLuv16i8
    16384U,	// VPADDLuv2i32
    16384U,	// VPADDLuv4i16
    16384U,	// VPADDLuv4i32
    16384U,	// VPADDLuv8i16
    16384U,	// VPADDLuv8i8
    0U,	// VPADDf
    0U,	// VPADDh
    0U,	// VPADDi16
    0U,	// VPADDi32
    0U,	// VPADDi8
    0U,	// VPMAXf
    0U,	// VPMAXh
    0U,	// VPMAXs16
    0U,	// VPMAXs32
    0U,	// VPMAXs8
    0U,	// VPMAXu16
    0U,	// VPMAXu32
    0U,	// VPMAXu8
    0U,	// VPMINf
    0U,	// VPMINh
    0U,	// VPMINs16
    0U,	// VPMINs32
    0U,	// VPMINs8
    0U,	// VPMINu16
    0U,	// VPMINu32
    0U,	// VPMINu8
    16384U,	// VQABSv16i8
    16384U,	// VQABSv2i32
    16384U,	// VQABSv4i16
    16384U,	// VQABSv4i32
    16384U,	// VQABSv8i16
    16384U,	// VQABSv8i8
    0U,	// VQADDsv16i8
    17920U,	// VQADDsv1i64
    0U,	// VQADDsv2i32
    17920U,	// VQADDsv2i64
    0U,	// VQADDsv4i16
    0U,	// VQADDsv4i32
    0U,	// VQADDsv8i16
    0U,	// VQADDsv8i8
    0U,	// VQADDuv16i8
    0U,	// VQADDuv1i64
    0U,	// VQADDuv2i32
    0U,	// VQADDuv2i64
    0U,	// VQADDuv4i16
    0U,	// VQADDuv4i32
    0U,	// VQADDuv8i16
    0U,	// VQADDuv8i8
    473433600U,	// VQDMLALslv2i32
    473433600U,	// VQDMLALslv4i16
    3671552U,	// VQDMLALv2i64
    3671552U,	// VQDMLALv4i32
    473433600U,	// VQDMLSLslv2i32
    473433600U,	// VQDMLSLslv4i16
    3671552U,	// VQDMLSLv2i64
    3671552U,	// VQDMLSLv4i32
    167772160U,	// VQDMULHslv2i32
    167772160U,	// VQDMULHslv4i16
    167772160U,	// VQDMULHslv4i32
    167772160U,	// VQDMULHslv8i16
    0U,	// VQDMULHv2i32
    0U,	// VQDMULHv4i16
    0U,	// VQDMULHv4i32
    0U,	// VQDMULHv8i16
    167772160U,	// VQDMULLslv2i32
    167772160U,	// VQDMULLslv4i16
    0U,	// VQDMULLv2i64
    0U,	// VQDMULLv4i32
    2U,	// VQMOVNsuv2i32
    16384U,	// VQMOVNsuv4i16
    16384U,	// VQMOVNsuv8i8
    2U,	// VQMOVNsv2i32
    16384U,	// VQMOVNsv4i16
    16384U,	// VQMOVNsv8i8
    16384U,	// VQMOVNuv2i32
    16384U,	// VQMOVNuv4i16
    16384U,	// VQMOVNuv8i8
    16384U,	// VQNEGv16i8
    16384U,	// VQNEGv2i32
    16384U,	// VQNEGv4i16
    16384U,	// VQNEGv4i32
    16384U,	// VQNEGv8i16
    16384U,	// VQNEGv8i8
    473433600U,	// VQRDMLAHslv2i32
    473433600U,	// VQRDMLAHslv4i16
    473433600U,	// VQRDMLAHslv4i32
    473433600U,	// VQRDMLAHslv8i16
    3671552U,	// VQRDMLAHv2i32
    3671552U,	// VQRDMLAHv4i16
    3671552U,	// VQRDMLAHv4i32
    3671552U,	// VQRDMLAHv8i16
    473433600U,	// VQRDMLSHslv2i32
    473433600U,	// VQRDMLSHslv4i16
    473433600U,	// VQRDMLSHslv4i32
    473433600U,	// VQRDMLSHslv8i16
    3671552U,	// VQRDMLSHv2i32
    3671552U,	// VQRDMLSHv4i16
    3671552U,	// VQRDMLSHv4i32
    3671552U,	// VQRDMLSHv8i16
    167772160U,	// VQRDMULHslv2i32
    167772160U,	// VQRDMULHslv4i16
    167772160U,	// VQRDMULHslv4i32
    167772160U,	// VQRDMULHslv8i16
    0U,	// VQRDMULHv2i32
    0U,	// VQRDMULHv4i16
    0U,	// VQRDMULHv4i32
    0U,	// VQRDMULHv8i16
    0U,	// VQRSHLsv16i8
    17920U,	// VQRSHLsv1i64
    0U,	// VQRSHLsv2i32
    17920U,	// VQRSHLsv2i64
    0U,	// VQRSHLsv4i16
    0U,	// VQRSHLsv4i32
    0U,	// VQRSHLsv8i16
    0U,	// VQRSHLsv8i8
    0U,	// VQRSHLuv16i8
    0U,	// VQRSHLuv1i64
    0U,	// VQRSHLuv2i32
    0U,	// VQRSHLuv2i64
    0U,	// VQRSHLuv4i16
    0U,	// VQRSHLuv4i32
    0U,	// VQRSHLuv8i16
    0U,	// VQRSHLuv8i8
    17920U,	// VQRSHRNsv2i32
    0U,	// VQRSHRNsv4i16
    0U,	// VQRSHRNsv8i8
    0U,	// VQRSHRNuv2i32
    0U,	// VQRSHRNuv4i16
    0U,	// VQRSHRNuv8i8
    17920U,	// VQRSHRUNv2i32
    0U,	// VQRSHRUNv4i16
    0U,	// VQRSHRUNv8i8
    0U,	// VQSHLsiv16i8
    17920U,	// VQSHLsiv1i64
    0U,	// VQSHLsiv2i32
    17920U,	// VQSHLsiv2i64
    0U,	// VQSHLsiv4i16
    0U,	// VQSHLsiv4i32
    0U,	// VQSHLsiv8i16
    0U,	// VQSHLsiv8i8
    0U,	// VQSHLsuv16i8
    17920U,	// VQSHLsuv1i64
    0U,	// VQSHLsuv2i32
    17920U,	// VQSHLsuv2i64
    0U,	// VQSHLsuv4i16
    0U,	// VQSHLsuv4i32
    0U,	// VQSHLsuv8i16
    0U,	// VQSHLsuv8i8
    0U,	// VQSHLsv16i8
    17920U,	// VQSHLsv1i64
    0U,	// VQSHLsv2i32
    17920U,	// VQSHLsv2i64
    0U,	// VQSHLsv4i16
    0U,	// VQSHLsv4i32
    0U,	// VQSHLsv8i16
    0U,	// VQSHLsv8i8
    0U,	// VQSHLuiv16i8
    0U,	// VQSHLuiv1i64
    0U,	// VQSHLuiv2i32
    0U,	// VQSHLuiv2i64
    0U,	// VQSHLuiv4i16
    0U,	// VQSHLuiv4i32
    0U,	// VQSHLuiv8i16
    0U,	// VQSHLuiv8i8
    0U,	// VQSHLuv16i8
    0U,	// VQSHLuv1i64
    0U,	// VQSHLuv2i32
    0U,	// VQSHLuv2i64
    0U,	// VQSHLuv4i16
    0U,	// VQSHLuv4i32
    0U,	// VQSHLuv8i16
    0U,	// VQSHLuv8i8
    17920U,	// VQSHRNsv2i32
    0U,	// VQSHRNsv4i16
    0U,	// VQSHRNsv8i8
    0U,	// VQSHRNuv2i32
    0U,	// VQSHRNuv4i16
    0U,	// VQSHRNuv8i8
    17920U,	// VQSHRUNv2i32
    0U,	// VQSHRUNv4i16
    0U,	// VQSHRUNv8i8
    0U,	// VQSUBsv16i8
    17920U,	// VQSUBsv1i64
    0U,	// VQSUBsv2i32
    17920U,	// VQSUBsv2i64
    0U,	// VQSUBsv4i16
    0U,	// VQSUBsv4i32
    0U,	// VQSUBsv8i16
    0U,	// VQSUBsv8i8
    0U,	// VQSUBuv16i8
    0U,	// VQSUBuv1i64
    0U,	// VQSUBuv2i32
    0U,	// VQSUBuv2i64
    0U,	// VQSUBuv4i16
    0U,	// VQSUBuv4i32
    0U,	// VQSUBuv8i16
    0U,	// VQSUBuv8i8
    17920U,	// VRADDHNv2i32
    0U,	// VRADDHNv4i16
    0U,	// VRADDHNv8i8
    16384U,	// VRECPEd
    16384U,	// VRECPEfd
    16384U,	// VRECPEfq
    16384U,	// VRECPEhd
    16384U,	// VRECPEhq
    16384U,	// VRECPEq
    0U,	// VRECPSfd
    0U,	// VRECPSfq
    0U,	// VRECPShd
    0U,	// VRECPShq
    16384U,	// VREV16d8
    16384U,	// VREV16q8
    16384U,	// VREV32d16
    16384U,	// VREV32d8
    16384U,	// VREV32q16
    16384U,	// VREV32q8
    16384U,	// VREV64d16
    16384U,	// VREV64d32
    16384U,	// VREV64d8
    16384U,	// VREV64q16
    16384U,	// VREV64q32
    16384U,	// VREV64q8
    0U,	// VRHADDsv16i8
    0U,	// VRHADDsv2i32
    0U,	// VRHADDsv4i16
    0U,	// VRHADDsv4i32
    0U,	// VRHADDsv8i16
    0U,	// VRHADDsv8i8
    0U,	// VRHADDuv16i8
    0U,	// VRHADDuv2i32
    0U,	// VRHADDuv4i16
    0U,	// VRHADDuv4i32
    0U,	// VRHADDuv8i16
    0U,	// VRHADDuv8i8
    2U,	// VRINTAD
    2U,	// VRINTAH
    2U,	// VRINTANDf
    2U,	// VRINTANDh
    2U,	// VRINTANQf
    2U,	// VRINTANQh
    2U,	// VRINTAS
    2U,	// VRINTMD
    2U,	// VRINTMH
    2U,	// VRINTMNDf
    2U,	// VRINTMNDh
    2U,	// VRINTMNQf
    2U,	// VRINTMNQh
    2U,	// VRINTMS
    2U,	// VRINTND
    2U,	// VRINTNH
    2U,	// VRINTNNDf
    2U,	// VRINTNNDh
    2U,	// VRINTNNQf
    2U,	// VRINTNNQh
    2U,	// VRINTNS
    2U,	// VRINTPD
    2U,	// VRINTPH
    2U,	// VRINTPNDf
    2U,	// VRINTPNDh
    2U,	// VRINTPNQf
    2U,	// VRINTPNQh
    2U,	// VRINTPS
    528U,	// VRINTRD
    16384U,	// VRINTRH
    16384U,	// VRINTRS
    528U,	// VRINTXD
    16384U,	// VRINTXH
    2U,	// VRINTXNDf
    2U,	// VRINTXNDh
    2U,	// VRINTXNQf
    2U,	// VRINTXNQh
    16384U,	// VRINTXS
    528U,	// VRINTZD
    16384U,	// VRINTZH
    2U,	// VRINTZNDf
    2U,	// VRINTZNDh
    2U,	// VRINTZNQf
    2U,	// VRINTZNQh
    16384U,	// VRINTZS
    0U,	// VRSHLsv16i8
    17920U,	// VRSHLsv1i64
    0U,	// VRSHLsv2i32
    17920U,	// VRSHLsv2i64
    0U,	// VRSHLsv4i16
    0U,	// VRSHLsv4i32
    0U,	// VRSHLsv8i16
    0U,	// VRSHLsv8i8
    0U,	// VRSHLuv16i8
    0U,	// VRSHLuv1i64
    0U,	// VRSHLuv2i32
    0U,	// VRSHLuv2i64
    0U,	// VRSHLuv4i16
    0U,	// VRSHLuv4i32
    0U,	// VRSHLuv8i16
    0U,	// VRSHLuv8i8
    17920U,	// VRSHRNv2i32
    0U,	// VRSHRNv4i16
    0U,	// VRSHRNv8i8
    0U,	// VRSHRsv16i8
    17920U,	// VRSHRsv1i64
    0U,	// VRSHRsv2i32
    17920U,	// VRSHRsv2i64
    0U,	// VRSHRsv4i16
    0U,	// VRSHRsv4i32
    0U,	// VRSHRsv8i16
    0U,	// VRSHRsv8i8
    0U,	// VRSHRuv16i8
    0U,	// VRSHRuv1i64
    0U,	// VRSHRuv2i32
    0U,	// VRSHRuv2i64
    0U,	// VRSHRuv4i16
    0U,	// VRSHRuv4i32
    0U,	// VRSHRuv8i16
    0U,	// VRSHRuv8i8
    16384U,	// VRSQRTEd
    16384U,	// VRSQRTEfd
    16384U,	// VRSQRTEfq
    16384U,	// VRSQRTEhd
    16384U,	// VRSQRTEhq
    16384U,	// VRSQRTEq
    0U,	// VRSQRTSfd
    0U,	// VRSQRTSfq
    0U,	// VRSQRTShd
    0U,	// VRSQRTShq
    3671552U,	// VRSRAsv16i8
    16768U,	// VRSRAsv1i64
    3671552U,	// VRSRAsv2i32
    16768U,	// VRSRAsv2i64
    3671552U,	// VRSRAsv4i16
    3671552U,	// VRSRAsv4i32
    3671552U,	// VRSRAsv8i16
    3671552U,	// VRSRAsv8i8
    3671552U,	// VRSRAuv16i8
    3671552U,	// VRSRAuv1i64
    3671552U,	// VRSRAuv2i32
    3671552U,	// VRSRAuv2i64
    3671552U,	// VRSRAuv4i16
    3671552U,	// VRSRAuv4i32
    3671552U,	// VRSRAuv8i16
    3671552U,	// VRSRAuv8i8
    17920U,	// VRSUBHNv2i32
    0U,	// VRSUBHNv4i16
    0U,	// VRSUBHNv8i8
    0U,	// VSCCLRMD
    0U,	// VSCCLRMS
    2U,	// VSDOTD
    520U,	// VSDOTDI
    2U,	// VSDOTQ
    520U,	// VSDOTQI
    17920U,	// VSELEQD
    17920U,	// VSELEQH
    17920U,	// VSELEQS
    17920U,	// VSELGED
    17920U,	// VSELGEH
    17920U,	// VSELGES
    17920U,	// VSELGTD
    17920U,	// VSELGTH
    17920U,	// VSELGTS
    17920U,	// VSELVSD
    17920U,	// VSELVSH
    17920U,	// VSELVSS
    32U,	// VSETLNi16
    32U,	// VSETLNi32
    32U,	// VSETLNi8
    0U,	// VSHLLi16
    0U,	// VSHLLi32
    0U,	// VSHLLi8
    0U,	// VSHLLsv2i64
    0U,	// VSHLLsv4i32
    0U,	// VSHLLsv8i16
    0U,	// VSHLLuv2i64
    0U,	// VSHLLuv4i32
    0U,	// VSHLLuv8i16
    0U,	// VSHLiv16i8
    17920U,	// VSHLiv1i64
    0U,	// VSHLiv2i32
    17920U,	// VSHLiv2i64
    0U,	// VSHLiv4i16
    0U,	// VSHLiv4i32
    0U,	// VSHLiv8i16
    0U,	// VSHLiv8i8
    0U,	// VSHLsv16i8
    17920U,	// VSHLsv1i64
    0U,	// VSHLsv2i32
    17920U,	// VSHLsv2i64
    0U,	// VSHLsv4i16
    0U,	// VSHLsv4i32
    0U,	// VSHLsv8i16
    0U,	// VSHLsv8i8
    0U,	// VSHLuv16i8
    0U,	// VSHLuv1i64
    0U,	// VSHLuv2i32
    0U,	// VSHLuv2i64
    0U,	// VSHLuv4i16
    0U,	// VSHLuv4i32
    0U,	// VSHLuv8i16
    0U,	// VSHLuv8i8
    17920U,	// VSHRNv2i32
    0U,	// VSHRNv4i16
    0U,	// VSHRNv8i8
    0U,	// VSHRsv16i8
    17920U,	// VSHRsv1i64
    0U,	// VSHRsv2i32
    17920U,	// VSHRsv2i64
    0U,	// VSHRsv4i16
    0U,	// VSHRsv4i32
    0U,	// VSHRsv8i16
    0U,	// VSHRsv8i8
    0U,	// VSHRuv16i8
    0U,	// VSHRuv1i64
    0U,	// VSHRuv2i32
    0U,	// VSHRuv2i64
    0U,	// VSHRuv4i16
    0U,	// VSHRuv4i32
    0U,	// VSHRuv8i16
    0U,	// VSHRuv8i8
    0U,	// VSHTOD
    72U,	// VSHTOH
    0U,	// VSHTOS
    0U,	// VSITOD
    0U,	// VSITOH
    0U,	// VSITOS
    3671552U,	// VSLIv16i8
    3671552U,	// VSLIv1i64
    3671552U,	// VSLIv2i32
    3671552U,	// VSLIv2i64
    3671552U,	// VSLIv4i16
    3671552U,	// VSLIv4i32
    3671552U,	// VSLIv8i16
    3671552U,	// VSLIv8i8
    74U,	// VSLTOD
    74U,	// VSLTOH
    74U,	// VSLTOS
    2U,	// VSMMLA
    528U,	// VSQRTD
    16384U,	// VSQRTH
    16384U,	// VSQRTS
    3671552U,	// VSRAsv16i8
    16768U,	// VSRAsv1i64
    3671552U,	// VSRAsv2i32
    16768U,	// VSRAsv2i64
    3671552U,	// VSRAsv4i16
    3671552U,	// VSRAsv4i32
    3671552U,	// VSRAsv8i16
    3671552U,	// VSRAsv8i8
    3671552U,	// VSRAuv16i8
    3671552U,	// VSRAuv1i64
    3671552U,	// VSRAuv2i32
    3671552U,	// VSRAuv2i64
    3671552U,	// VSRAuv4i16
    3671552U,	// VSRAuv4i32
    3671552U,	// VSRAuv8i16
    3671552U,	// VSRAuv8i8
    3671552U,	// VSRIv16i8
    3671552U,	// VSRIv1i64
    3671552U,	// VSRIv2i32
    3671552U,	// VSRIv2i64
    3671552U,	// VSRIv4i16
    3671552U,	// VSRIv4i32
    3671552U,	// VSRIv8i16
    3671552U,	// VSRIv8i8
    6694U,	// VST1LNd16
    516201126U,	// VST1LNd16_UPD
    6694U,	// VST1LNd32
    516201126U,	// VST1LNd32_UPD
    6694U,	// VST1LNd8
    516201126U,	// VST1LNd8_UPD
    0U,	// VST1LNq16Pseudo
    0U,	// VST1LNq16Pseudo_UPD
    0U,	// VST1LNq32Pseudo
    0U,	// VST1LNq32Pseudo_UPD
    0U,	// VST1LNq8Pseudo
    0U,	// VST1LNq8Pseudo_UPD
    0U,	// VST1d16
    0U,	// VST1d16Q
    0U,	// VST1d16QPseudo
    0U,	// VST1d16QPseudoWB_fixed
    0U,	// VST1d16QPseudoWB_register
    0U,	// VST1d16Qwb_fixed
    0U,	// VST1d16Qwb_register
    0U,	// VST1d16T
    0U,	// VST1d16TPseudo
    0U,	// VST1d16TPseudoWB_fixed
    0U,	// VST1d16TPseudoWB_register
    0U,	// VST1d16Twb_fixed
    0U,	// VST1d16Twb_register
    0U,	// VST1d16wb_fixed
    0U,	// VST1d16wb_register
    0U,	// VST1d32
    0U,	// VST1d32Q
    0U,	// VST1d32QPseudo
    0U,	// VST1d32QPseudoWB_fixed
    0U,	// VST1d32QPseudoWB_register
    0U,	// VST1d32Qwb_fixed
    0U,	// VST1d32Qwb_register
    0U,	// VST1d32T
    0U,	// VST1d32TPseudo
    0U,	// VST1d32TPseudoWB_fixed
    0U,	// VST1d32TPseudoWB_register
    0U,	// VST1d32Twb_fixed
    0U,	// VST1d32Twb_register
    0U,	// VST1d32wb_fixed
    0U,	// VST1d32wb_register
    0U,	// VST1d64
    0U,	// VST1d64Q
    0U,	// VST1d64QPseudo
    0U,	// VST1d64QPseudoWB_fixed
    0U,	// VST1d64QPseudoWB_register
    0U,	// VST1d64Qwb_fixed
    0U,	// VST1d64Qwb_register
    0U,	// VST1d64T
    0U,	// VST1d64TPseudo
    0U,	// VST1d64TPseudoWB_fixed
    0U,	// VST1d64TPseudoWB_register
    0U,	// VST1d64Twb_fixed
    0U,	// VST1d64Twb_register
    0U,	// VST1d64wb_fixed
    0U,	// VST1d64wb_register
    0U,	// VST1d8
    0U,	// VST1d8Q
    0U,	// VST1d8QPseudo
    0U,	// VST1d8QPseudoWB_fixed
    0U,	// VST1d8QPseudoWB_register
    0U,	// VST1d8Qwb_fixed
    0U,	// VST1d8Qwb_register
    0U,	// VST1d8T
    0U,	// VST1d8TPseudo
    0U,	// VST1d8TPseudoWB_fixed
    0U,	// VST1d8TPseudoWB_register
    0U,	// VST1d8Twb_fixed
    0U,	// VST1d8Twb_register
    0U,	// VST1d8wb_fixed
    0U,	// VST1d8wb_register
    0U,	// VST1q16
    0U,	// VST1q16HighQPseudo
    0U,	// VST1q16HighQPseudo_UPD
    0U,	// VST1q16HighTPseudo
    0U,	// VST1q16HighTPseudo_UPD
    0U,	// VST1q16LowQPseudo_UPD
    0U,	// VST1q16LowTPseudo_UPD
    0U,	// VST1q16wb_fixed
    0U,	// VST1q16wb_register
    0U,	// VST1q32
    0U,	// VST1q32HighQPseudo
    0U,	// VST1q32HighQPseudo_UPD
    0U,	// VST1q32HighTPseudo
    0U,	// VST1q32HighTPseudo_UPD
    0U,	// VST1q32LowQPseudo_UPD
    0U,	// VST1q32LowTPseudo_UPD
    0U,	// VST1q32wb_fixed
    0U,	// VST1q32wb_register
    0U,	// VST1q64
    0U,	// VST1q64HighQPseudo
    0U,	// VST1q64HighQPseudo_UPD
    0U,	// VST1q64HighTPseudo
    0U,	// VST1q64HighTPseudo_UPD
    0U,	// VST1q64LowQPseudo_UPD
    0U,	// VST1q64LowTPseudo_UPD
    0U,	// VST1q64wb_fixed
    0U,	// VST1q64wb_register
    0U,	// VST1q8
    0U,	// VST1q8HighQPseudo
    0U,	// VST1q8HighQPseudo_UPD
    0U,	// VST1q8HighTPseudo
    0U,	// VST1q8HighTPseudo_UPD
    0U,	// VST1q8LowQPseudo_UPD
    0U,	// VST1q8LowTPseudo_UPD
    0U,	// VST1q8wb_fixed
    0U,	// VST1q8wb_register
    440194470U,	// VST2LNd16
    0U,	// VST2LNd16Pseudo
    0U,	// VST2LNd16Pseudo_UPD
    440718886U,	// VST2LNd16_UPD
    440194470U,	// VST2LNd32
    0U,	// VST2LNd32Pseudo
    0U,	// VST2LNd32Pseudo_UPD
    440718886U,	// VST2LNd32_UPD
    440194470U,	// VST2LNd8
    0U,	// VST2LNd8Pseudo
    0U,	// VST2LNd8Pseudo_UPD
    440718886U,	// VST2LNd8_UPD
    440194470U,	// VST2LNq16
    0U,	// VST2LNq16Pseudo
    0U,	// VST2LNq16Pseudo_UPD
    440718886U,	// VST2LNq16_UPD
    440194470U,	// VST2LNq32
    0U,	// VST2LNq32Pseudo
    0U,	// VST2LNq32Pseudo_UPD
    440718886U,	// VST2LNq32_UPD
    0U,	// VST2b16
    0U,	// VST2b16wb_fixed
    0U,	// VST2b16wb_register
    0U,	// VST2b32
    0U,	// VST2b32wb_fixed
    0U,	// VST2b32wb_register
    0U,	// VST2b8
    0U,	// VST2b8wb_fixed
    0U,	// VST2b8wb_register
    0U,	// VST2d16
    0U,	// VST2d16wb_fixed
    0U,	// VST2d16wb_register
    0U,	// VST2d32
    0U,	// VST2d32wb_fixed
    0U,	// VST2d32wb_register
    0U,	// VST2d8
    0U,	// VST2d8wb_fixed
    0U,	// VST2d8wb_register
    0U,	// VST2q16
    0U,	// VST2q16Pseudo
    0U,	// VST2q16PseudoWB_fixed
    0U,	// VST2q16PseudoWB_register
    0U,	// VST2q16wb_fixed
    0U,	// VST2q16wb_register
    0U,	// VST2q32
    0U,	// VST2q32Pseudo
    0U,	// VST2q32PseudoWB_fixed
    0U,	// VST2q32PseudoWB_register
    0U,	// VST2q32wb_fixed
    0U,	// VST2q32wb_register
    0U,	// VST2q8
    0U,	// VST2q8Pseudo
    0U,	// VST2q8PseudoWB_fixed
    0U,	// VST2q8PseudoWB_register
    0U,	// VST2q8wb_fixed
    0U,	// VST2q8wb_register
    440195750U,	// VST3LNd16
    0U,	// VST3LNd16Pseudo
    0U,	// VST3LNd16Pseudo_UPD
    6950U,	// VST3LNd16_UPD
    440195750U,	// VST3LNd32
    0U,	// VST3LNd32Pseudo
    0U,	// VST3LNd32Pseudo_UPD
    6950U,	// VST3LNd32_UPD
    440195750U,	// VST3LNd8
    0U,	// VST3LNd8Pseudo
    0U,	// VST3LNd8Pseudo_UPD
    6950U,	// VST3LNd8_UPD
    440195750U,	// VST3LNq16
    0U,	// VST3LNq16Pseudo
    0U,	// VST3LNq16Pseudo_UPD
    6950U,	// VST3LNq16_UPD
    440195750U,	// VST3LNq32
    0U,	// VST3LNq32Pseudo
    0U,	// VST3LNq32Pseudo_UPD
    6950U,	// VST3LNq32_UPD
    403177856U,	// VST3d16
    0U,	// VST3d16Pseudo
    0U,	// VST3d16Pseudo_UPD
    383872U,	// VST3d16_UPD
    403177856U,	// VST3d32
    0U,	// VST3d32Pseudo
    0U,	// VST3d32Pseudo_UPD
    383872U,	// VST3d32_UPD
    403177856U,	// VST3d8
    0U,	// VST3d8Pseudo
    0U,	// VST3d8Pseudo_UPD
    383872U,	// VST3d8_UPD
    403177856U,	// VST3q16
    0U,	// VST3q16Pseudo_UPD
    383872U,	// VST3q16_UPD
    0U,	// VST3q16oddPseudo
    0U,	// VST3q16oddPseudo_UPD
    403177856U,	// VST3q32
    0U,	// VST3q32Pseudo_UPD
    383872U,	// VST3q32_UPD
    0U,	// VST3q32oddPseudo
    0U,	// VST3q32oddPseudo_UPD
    403177856U,	// VST3q8
    0U,	// VST3q8Pseudo_UPD
    383872U,	// VST3q8_UPD
    0U,	// VST3q8oddPseudo
    0U,	// VST3q8oddPseudo_UPD
    440194598U,	// VST4LNd16
    0U,	// VST4LNd16Pseudo
    0U,	// VST4LNd16Pseudo_UPD
    399014U,	// VST4LNd16_UPD
    440194598U,	// VST4LNd32
    0U,	// VST4LNd32Pseudo
    0U,	// VST4LNd32Pseudo_UPD
    399014U,	// VST4LNd32_UPD
    440194598U,	// VST4LNd8
    0U,	// VST4LNd8Pseudo
    0U,	// VST4LNd8Pseudo_UPD
    399014U,	// VST4LNd8_UPD
    440194598U,	// VST4LNq16
    0U,	// VST4LNq16Pseudo
    0U,	// VST4LNq16Pseudo_UPD
    399014U,	// VST4LNq16_UPD
    440194598U,	// VST4LNq32
    0U,	// VST4LNq32Pseudo
    0U,	// VST4LNq32Pseudo_UPD
    399014U,	// VST4LNq32_UPD
    34079104U,	// VST4d16
    0U,	// VST4d16Pseudo
    0U,	// VST4d16Pseudo_UPD
    15735680U,	// VST4d16_UPD
    34079104U,	// VST4d32
    0U,	// VST4d32Pseudo
    0U,	// VST4d32Pseudo_UPD
    15735680U,	// VST4d32_UPD
    34079104U,	// VST4d8
    0U,	// VST4d8Pseudo
    0U,	// VST4d8Pseudo_UPD
    15735680U,	// VST4d8_UPD
    34079104U,	// VST4q16
    0U,	// VST4q16Pseudo_UPD
    15735680U,	// VST4q16_UPD
    0U,	// VST4q16oddPseudo
    0U,	// VST4q16oddPseudo_UPD
    34079104U,	// VST4q32
    0U,	// VST4q32Pseudo_UPD
    15735680U,	// VST4q32_UPD
    0U,	// VST4q32oddPseudo
    0U,	// VST4q32oddPseudo_UPD
    34079104U,	// VST4q8
    0U,	// VST4q8Pseudo_UPD
    15735680U,	// VST4q8_UPD
    0U,	// VST4q8oddPseudo
    0U,	// VST4q8oddPseudo_UPD
    532U,	// VSTMDDB_UPD
    18560U,	// VSTMDIA
    532U,	// VSTMDIA_UPD
    0U,	// VSTMQIA
    532U,	// VSTMSDB_UPD
    18560U,	// VSTMSIA
    532U,	// VSTMSIA_UPD
    6400U,	// VSTRD
    6528U,	// VSTRH
    6400U,	// VSTRS
    0U,	// VSTR_FPCXTNS_off
    42U,	// VSTR_FPCXTNS_post
    0U,	// VSTR_FPCXTNS_pre
    0U,	// VSTR_FPCXTS_off
    42U,	// VSTR_FPCXTS_post
    0U,	// VSTR_FPCXTS_pre
    0U,	// VSTR_FPSCR_NZCVQC_off
    44U,	// VSTR_FPSCR_NZCVQC_post
    0U,	// VSTR_FPSCR_NZCVQC_pre
    0U,	// VSTR_FPSCR_off
    42U,	// VSTR_FPSCR_post
    0U,	// VSTR_FPSCR_pre
    0U,	// VSTR_P0_off
    44U,	// VSTR_P0_post
    0U,	// VSTR_P0_pre
    0U,	// VSTR_VPR_off
    42U,	// VSTR_VPR_post
    0U,	// VSTR_VPR_pre
    2720528U,	// VSUBD
    0U,	// VSUBH
    17920U,	// VSUBHNv2i32
    0U,	// VSUBHNv4i16
    0U,	// VSUBHNv8i8
    0U,	// VSUBLsv2i64
    0U,	// VSUBLsv4i32
    0U,	// VSUBLsv8i16
    0U,	// VSUBLuv2i64
    0U,	// VSUBLuv4i32
    0U,	// VSUBLuv8i16
    0U,	// VSUBS
    0U,	// VSUBWsv2i64
    0U,	// VSUBWsv4i32
    0U,	// VSUBWsv8i16
    0U,	// VSUBWuv2i64
    0U,	// VSUBWuv4i32
    0U,	// VSUBWuv8i16
    0U,	// VSUBfd
    0U,	// VSUBfq
    0U,	// VSUBhd
    0U,	// VSUBhq
    0U,	// VSUBv16i8
    17920U,	// VSUBv1i64
    0U,	// VSUBv2i32
    17920U,	// VSUBv2i64
    0U,	// VSUBv4i16
    0U,	// VSUBv4i32
    0U,	// VSUBv8i16
    0U,	// VSUBv8i8
    520U,	// VSUDOTDI
    520U,	// VSUDOTQI
    16384U,	// VSWPd
    16384U,	// VSWPq
    7168U,	// VTBL1
    7296U,	// VTBL2
    7424U,	// VTBL3
    0U,	// VTBL3Pseudo
    7552U,	// VTBL4
    0U,	// VTBL4Pseudo
    7680U,	// VTBX1
    7808U,	// VTBX2
    7936U,	// VTBX3
    0U,	// VTBX3Pseudo
    8064U,	// VTBX4
    0U,	// VTBX4Pseudo
    0U,	// VTOSHD
    72U,	// VTOSHH
    0U,	// VTOSHS
    0U,	// VTOSIRD
    0U,	// VTOSIRH
    0U,	// VTOSIRS
    0U,	// VTOSIZD
    0U,	// VTOSIZH
    0U,	// VTOSIZS
    74U,	// VTOSLD
    74U,	// VTOSLH
    74U,	// VTOSLS
    0U,	// VTOUHD
    72U,	// VTOUHH
    0U,	// VTOUHS
    0U,	// VTOUIRD
    0U,	// VTOUIRH
    0U,	// VTOUIRS
    0U,	// VTOUIZD
    0U,	// VTOUIZH
    0U,	// VTOUIZS
    74U,	// VTOULD
    74U,	// VTOULH
    74U,	// VTOULS
    16384U,	// VTRNd16
    16384U,	// VTRNd32
    16384U,	// VTRNd8
    16384U,	// VTRNq16
    16384U,	// VTRNq32
    16384U,	// VTRNq8
    0U,	// VTSTv16i8
    0U,	// VTSTv2i32
    0U,	// VTSTv4i16
    0U,	// VTSTv4i32
    0U,	// VTSTv8i16
    0U,	// VTSTv8i8
    2U,	// VUDOTD
    520U,	// VUDOTDI
    2U,	// VUDOTQ
    520U,	// VUDOTQI
    0U,	// VUHTOD
    72U,	// VUHTOH
    0U,	// VUHTOS
    0U,	// VUITOD
    0U,	// VUITOH
    0U,	// VUITOS
    74U,	// VULTOD
    74U,	// VULTOH
    74U,	// VULTOS
    2U,	// VUMMLA
    2U,	// VUSDOTD
    520U,	// VUSDOTDI
    2U,	// VUSDOTQ
    520U,	// VUSDOTQI
    2U,	// VUSMMLA
    16384U,	// VUZPd16
    16384U,	// VUZPd8
    16384U,	// VUZPq16
    16384U,	// VUZPq32
    16384U,	// VUZPq8
    16384U,	// VZIPd16
    16384U,	// VZIPd8
    16384U,	// VZIPq16
    16384U,	// VZIPq32
    16384U,	// VZIPq8
    411776U,	// sysLDMDA
    8212U,	// sysLDMDA_UPD
    411776U,	// sysLDMDB
    8212U,	// sysLDMDB_UPD
    411776U,	// sysLDMIA
    8212U,	// sysLDMIA_UPD
    411776U,	// sysLDMIB
    8212U,	// sysLDMIB_UPD
    411776U,	// sysSTMDA
    8212U,	// sysSTMDA_UPD
    411776U,	// sysSTMDB
    8212U,	// sysSTMDB_UPD
    411776U,	// sysSTMIA
    8212U,	// sysSTMIA_UPD
    411776U,	// sysSTMIB
    8212U,	// sysSTMIB_UPD
    0U,	// t2ADCri
    0U,	// t2ADCrr
    16252928U,	// t2ADCrs
    0U,	// t2ADDri
    0U,	// t2ADDri12
    0U,	// t2ADDrr
    16252928U,	// t2ADDrs
    0U,	// t2ADDspImm
    0U,	// t2ADDspImm12
    1280U,	// t2ADR
    0U,	// t2ANDri
    0U,	// t2ANDrr
    16252928U,	// t2ANDrs
    16777216U,	// t2ASRri
    0U,	// t2ASRrr
    425984U,	// t2ASRs1
    0U,	// t2AUT
    524672U,	// t2AUTG
    2U,	// t2B
    1408U,	// t2BFC
    2098688U,	// t2BFI
    8320U,	// t2BFLi
    16384U,	// t2BFLr
    8320U,	// t2BFi
    17306624U,	// t2BFic
    16384U,	// t2BFr
    0U,	// t2BICri
    0U,	// t2BICrr
    16252928U,	// t2BICrs
    0U,	// t2BTI
    524672U,	// t2BXAUT
    2U,	// t2BXJ
    2U,	// t2Bcc
    82704U,	// t2CDP
    82704U,	// t2CDP2
    0U,	// t2CLREX
    0U,	// t2CLRM
    16384U,	// t2CLZ
    16384U,	// t2CMNri
    16384U,	// t2CMNzrr
    1024U,	// t2CMNzrs
    16384U,	// t2CMPri
    16384U,	// t2CMPrr
    1024U,	// t2CMPrs
    0U,	// t2CPS1p
    2U,	// t2CPS2p
    17920U,	// t2CPS3p
    17920U,	// t2CRC32B
    17920U,	// t2CRC32CB
    17920U,	// t2CRC32CH
    17920U,	// t2CRC32CW
    17920U,	// t2CRC32H
    17920U,	// t2CRC32W
    17303040U,	// t2CSEL
    17303040U,	// t2CSINC
    17303040U,	// t2CSINV
    17303040U,	// t2CSNEG
    2U,	// t2DBG
    0U,	// t2DCPS1
    0U,	// t2DCPS2
    0U,	// t2DCPS3
    2U,	// t2DLS
    0U,	// t2DMB
    0U,	// t2DSB
    0U,	// t2EORri
    0U,	// t2EORrr
    16252928U,	// t2EORrs
    2U,	// t2HINT
    0U,	// t2HVC
    0U,	// t2ISB
    0U,	// t2IT
    0U,	// t2Int_eh_sjlj_setjmp
    0U,	// t2Int_eh_sjlj_setjmp_nofp
    128U,	// t2LDA
    128U,	// t2LDAB
    128U,	// t2LDAEX
    128U,	// t2LDAEXB
    11010048U,	// t2LDAEXD
    128U,	// t2LDAEXH
    128U,	// t2LDAH
    2582U,	// t2LDC2L_OFFSET
    4721302U,	// t2LDC2L_OPTION
    5245590U,	// t2LDC2L_POST
    2838U,	// t2LDC2L_PRE
    2582U,	// t2LDC2_OFFSET
    4721302U,	// t2LDC2_OPTION
    5245590U,	// t2LDC2_POST
    2838U,	// t2LDC2_PRE
    2582U,	// t2LDCL_OFFSET
    4721302U,	// t2LDCL_OPTION
    5245590U,	// t2LDCL_POST
    2838U,	// t2LDCL_PRE
    2582U,	// t2LDC_OFFSET
    4721302U,	// t2LDC_OPTION
    5245590U,	// t2LDC_POST
    2838U,	// t2LDC_PRE
    18560U,	// t2LDMDB
    532U,	// t2LDMDB_UPD
    18560U,	// t2LDMIA
    532U,	// t2LDMIA_UPD
    4096U,	// t2LDRBT
    133760U,	// t2LDRB_POST
    4480U,	// t2LDRB_PRE
    3200U,	// t2LDRBi12
    4096U,	// t2LDRBi8
    8448U,	// t2LDRBpci
    8576U,	// t2LDRBs
    543686656U,	// t2LDRD_POST
    17825792U,	// t2LDRD_PRE
    18350080U,	// t2LDRDi8
    8704U,	// t2LDREX
    128U,	// t2LDREXB
    11010048U,	// t2LDREXD
    128U,	// t2LDREXH
    4096U,	// t2LDRHT
    133760U,	// t2LDRH_POST
    4480U,	// t2LDRH_PRE
    3200U,	// t2LDRHi12
    4096U,	// t2LDRHi8
    8448U,	// t2LDRHpci
    8576U,	// t2LDRHs
    4096U,	// t2LDRSBT
    133760U,	// t2LDRSB_POST
    4480U,	// t2LDRSB_PRE
    3200U,	// t2LDRSBi12
    4096U,	// t2LDRSBi8
    8448U,	// t2LDRSBpci
    8576U,	// t2LDRSBs
    4096U,	// t2LDRSHT
    133760U,	// t2LDRSH_POST
    4480U,	// t2LDRSH_PRE
    3200U,	// t2LDRSHi12
    4096U,	// t2LDRSHi8
    8448U,	// t2LDRSHpci
    8576U,	// t2LDRSHs
    4096U,	// t2LDRT
    133760U,	// t2LDR_POST
    4480U,	// t2LDR_PRE
    3200U,	// t2LDRi12
    4096U,	// t2LDRi8
    8448U,	// t2LDRpci
    8576U,	// t2LDRs
    0U,	// t2LE
    0U,	// t2LEUpdate
    0U,	// t2LSLri
    0U,	// t2LSLrr
    16777216U,	// t2LSRri
    0U,	// t2LSRrr
    425984U,	// t2LSRs1
    103908112U,	// t2MCR
    103908112U,	// t2MCR2
    137462544U,	// t2MCRR
    137462544U,	// t2MCRR2
    33554432U,	// t2MLA
    33554432U,	// t2MLS
    17920U,	// t2MOVTi16
    16384U,	// t2MOVi
    16384U,	// t2MOVi16
    16384U,	// t2MOVr
    115480U,	// t2MRC
    115480U,	// t2MRC2
    0U,	// t2MRRC
    0U,	// t2MRRC2
    26U,	// t2MRS_AR
    8832U,	// t2MRS_M
    3840U,	// t2MRSbanked
    28U,	// t2MRSsys_AR
    528U,	// t2MSR_AR
    528U,	// t2MSR_M
    0U,	// t2MSRbanked
    0U,	// t2MUL
    16384U,	// t2MVNi
    16384U,	// t2MVNr
    1024U,	// t2MVNs
    0U,	// t2ORNri
    0U,	// t2ORNrr
    16252928U,	// t2ORNrs
    0U,	// t2ORRri
    0U,	// t2ORRrr
    16252928U,	// t2ORRrs
    0U,	// t2PAC
    0U,	// t2PACBTI
    524672U,	// t2PACG
    201326592U,	// t2PKHBT
    234881024U,	// t2PKHTB
    0U,	// t2PLDWi12
    1U,	// t2PLDWi8
    1U,	// t2PLDWs
    0U,	// t2PLDi12
    1U,	// t2PLDi8
    1U,	// t2PLDpci
    1U,	// t2PLDs
    0U,	// t2PLIi12
    1U,	// t2PLIi8
    1U,	// t2PLIpci
    1U,	// t2PLIs
    0U,	// t2QADD
    0U,	// t2QADD16
    0U,	// t2QADD8
    0U,	// t2QASX
    0U,	// t2QDADD
    0U,	// t2QDSUB
    0U,	// t2QSAX
    0U,	// t2QSUB
    0U,	// t2QSUB16
    0U,	// t2QSUB8
    16384U,	// t2RBIT
    16384U,	// t2REV
    16384U,	// t2REV16
    16384U,	// t2REVSH
    2U,	// t2RFEDB
    4U,	// t2RFEDBW
    2U,	// t2RFEIA
    4U,	// t2RFEIAW
    0U,	// t2RORri
    0U,	// t2RORrr
    16384U,	// t2RRX
    0U,	// t2RSBri
    0U,	// t2RSBrr
    16252928U,	// t2RSBrs
    0U,	// t2SADD16
    0U,	// t2SADD8
    0U,	// t2SASX
    0U,	// t2SB
    0U,	// t2SBCri
    0U,	// t2SBCrr
    16252928U,	// t2SBCrs
    33554432U,	// t2SBFX
    0U,	// t2SDIV
    0U,	// t2SEL
    0U,	// t2SETPAN
    0U,	// t2SG
    0U,	// t2SHADD16
    0U,	// t2SHADD8
    0U,	// t2SHASX
    0U,	// t2SHSAX
    0U,	// t2SHSUB16
    0U,	// t2SHSUB8
    2U,	// t2SMC
    33554432U,	// t2SMLABB
    33554432U,	// t2SMLABT
    33554432U,	// t2SMLAD
    33554432U,	// t2SMLADX
    33554432U,	// t2SMLAL
    33554432U,	// t2SMLALBB
    33554432U,	// t2SMLALBT
    33554432U,	// t2SMLALD
    33554432U,	// t2SMLALDX
    33554432U,	// t2SMLALTB
    33554432U,	// t2SMLALTT
    33554432U,	// t2SMLATB
    33554432U,	// t2SMLATT
    33554432U,	// t2SMLAWB
    33554432U,	// t2SMLAWT
    33554432U,	// t2SMLSD
    33554432U,	// t2SMLSDX
    33554432U,	// t2SMLSLD
    33554432U,	// t2SMLSLDX
    33554432U,	// t2SMMLA
    33554432U,	// t2SMMLAR
    33554432U,	// t2SMMLS
    33554432U,	// t2SMMLSR
    0U,	// t2SMMUL
    0U,	// t2SMMULR
    0U,	// t2SMUAD
    0U,	// t2SMUADX
    0U,	// t2SMULBB
    0U,	// t2SMULBT
    33554432U,	// t2SMULL
    0U,	// t2SMULTB
    0U,	// t2SMULTT
    0U,	// t2SMULWB
    0U,	// t2SMULWT
    0U,	// t2SMUSD
    0U,	// t2SMUSDX
    0U,	// t2SRSDB
    0U,	// t2SRSDB_UPD
    0U,	// t2SRSIA
    0U,	// t2SRSIA_UPD
    218240U,	// t2SSAT
    21632U,	// t2SSAT16
    0U,	// t2SSAX
    0U,	// t2SSUB16
    0U,	// t2SSUB8
    2582U,	// t2STC2L_OFFSET
    4721302U,	// t2STC2L_OPTION
    5245590U,	// t2STC2L_POST
    2838U,	// t2STC2L_PRE
    2582U,	// t2STC2_OFFSET
    4721302U,	// t2STC2_OPTION
    5245590U,	// t2STC2_POST
    2838U,	// t2STC2_PRE
    2582U,	// t2STCL_OFFSET
    4721302U,	// t2STCL_OPTION
    5245590U,	// t2STCL_POST
    2838U,	// t2STCL_PRE
    2582U,	// t2STC_OFFSET
    4721302U,	// t2STC_OPTION
    5245590U,	// t2STC_POST
    2838U,	// t2STC_PRE
    128U,	// t2STL
    128U,	// t2STLB
    11010048U,	// t2STLEX
    11010048U,	// t2STLEXB
    33554432U,	// t2STLEXD
    11010048U,	// t2STLEXH
    128U,	// t2STLH
    18560U,	// t2STMDB
    532U,	// t2STMDB_UPD
    18560U,	// t2STMIA
    532U,	// t2STMIA_UPD
    4096U,	// t2STRBT
    133760U,	// t2STRB_POST
    4480U,	// t2STRB_PRE
    3200U,	// t2STRBi12
    4096U,	// t2STRBi8
    8576U,	// t2STRBs
    543688192U,	// t2STRD_POST
    17827328U,	// t2STRD_PRE
    18350080U,	// t2STRDi8
    18874368U,	// t2STREX
    11010048U,	// t2STREXB
    33554432U,	// t2STREXD
    11010048U,	// t2STREXH
    4096U,	// t2STRHT
    133760U,	// t2STRH_POST
    4480U,	// t2STRH_PRE
    3200U,	// t2STRHi12
    4096U,	// t2STRHi8
    8576U,	// t2STRHs
    4096U,	// t2STRT
    133760U,	// t2STR_POST
    4480U,	// t2STR_PRE
    3200U,	// t2STRi12
    4096U,	// t2STRi8
    8576U,	// t2STRs
    0U,	// t2SUBS_PC_LR
    0U,	// t2SUBri
    0U,	// t2SUBri12
    0U,	// t2SUBrr
    16252928U,	// t2SUBrs
    0U,	// t2SUBspImm
    0U,	// t2SUBspImm12
    268435456U,	// t2SXTAB
    268435456U,	// t2SXTAB16
    268435456U,	// t2SXTAH
    229376U,	// t2SXTB
    229376U,	// t2SXTB16
    229376U,	// t2SXTH
    1U,	// t2TBB
    1U,	// t2TBH
    16384U,	// t2TEQri
    16384U,	// t2TEQrr
    1024U,	// t2TEQrs
    1U,	// t2TSB
    16384U,	// t2TSTri
    16384U,	// t2TSTrr
    1024U,	// t2TSTrs
    16384U,	// t2TT
    16384U,	// t2TTA
    16384U,	// t2TTAT
    16384U,	// t2TTT
    0U,	// t2UADD16
    0U,	// t2UADD8
    0U,	// t2UASX
    33554432U,	// t2UBFX
    0U,	// t2UDF
    0U,	// t2UDIV
    0U,	// t2UHADD16
    0U,	// t2UHADD8
    0U,	// t2UHASX
    0U,	// t2UHSAX
    0U,	// t2UHSUB16
    0U,	// t2UHSUB8
    33554432U,	// t2UMAAL
    33554432U,	// t2UMLAL
    33554432U,	// t2UMULL
    0U,	// t2UQADD16
    0U,	// t2UQADD8
    0U,	// t2UQASX
    0U,	// t2UQSAX
    0U,	// t2UQSUB16
    0U,	// t2UQSUB8
    0U,	// t2USAD8
    33554432U,	// t2USADA8
    301989888U,	// t2USAT
    0U,	// t2USAT16
    0U,	// t2USAX
    0U,	// t2USUB16
    0U,	// t2USUB8
    268435456U,	// t2UXTAB
    268435456U,	// t2UXTAB16
    268435456U,	// t2UXTAH
    229376U,	// t2UXTB
    229376U,	// t2UXTB16
    229376U,	// t2UXTH
    21504U,	// t2WLS
    2U,	// tADC
    17920U,	// tADDhirr
    16768U,	// tADDi3
    2U,	// tADDi8
    0U,	// tADDrSP
    19398656U,	// tADDrSPi
    16768U,	// tADDrr
    8960U,	// tADDspi
    17920U,	// tADDspr
    9088U,	// tADR
    2U,	// tAND
    9216U,	// tASRri
    2U,	// tASRrr
    2U,	// tB
    2U,	// tBIC
    0U,	// tBKPT
    1U,	// tBL
    2U,	// tBLXNSr
    1U,	// tBLXi
    2U,	// tBLXr
    2U,	// tBX
    2U,	// tBXNS
    2U,	// tBcc
    2U,	// tCBNZ
    2U,	// tCBZ
    16384U,	// tCMNz
    16384U,	// tCMPhir
    16384U,	// tCMPi8
    16384U,	// tCMPr
    2U,	// tCPS
    2U,	// tEOR
    2U,	// tHINT
    0U,	// tHLT
    0U,	// tInt_WIN_eh_sjlj_longjmp
    0U,	// tInt_eh_sjlj_longjmp
    0U,	// tInt_eh_sjlj_setjmp
    18560U,	// tLDMIA
    9344U,	// tLDRBi
    9472U,	// tLDRBr
    9600U,	// tLDRHi
    9472U,	// tLDRHr
    9472U,	// tLDRSB
    9472U,	// tLDRSH
    9728U,	// tLDRi
    8448U,	// tLDRpci
    9472U,	// tLDRr
    9856U,	// tLDRspi
    16768U,	// tLSLri
    2U,	// tLSLrr
    9216U,	// tLSRri
    2U,	// tLSRrr
    2U,	// tMOVSr
    0U,	// tMOVi8
    16384U,	// tMOVr
    16768U,	// tMUL
    0U,	// tMVN
    2U,	// tORR
    0U,	// tPICADD
    0U,	// tPOP
    0U,	// tPUSH
    16384U,	// tREV
    16384U,	// tREV16
    16384U,	// tREVSH
    2U,	// tROR
    0U,	// tRSB
    2U,	// tSBC
    0U,	// tSETEND
    532U,	// tSTMIA_UPD
    9344U,	// tSTRBi
    9472U,	// tSTRBr
    9600U,	// tSTRHi
    9472U,	// tSTRHr
    9728U,	// tSTRi
    9472U,	// tSTRr
    9856U,	// tSTRspi
    16768U,	// tSUBi3
    2U,	// tSUBi8
    16768U,	// tSUBrr
    8960U,	// tSUBspi
    2U,	// tSVC
    16384U,	// tSXTB
    16384U,	// tSXTH
    0U,	// tTRAP
    16384U,	// tTST
    0U,	// tUDF
    16384U,	// tUXTB
    16384U,	// tUXTH
    0U,	// t__brkdiv0
  };

  // Emit the opcode for the instruction.
  uint64_t Bits = 0;
  Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
  Bits |= (uint64_t)OpInfo1[MI.getOpcode()] << 32;
  if (Bits == 0)
    return {nullptr, Bits};
  return {AsmStrs+(Bits & 8191)-1, Bits};

}
/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
void ARMInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
  O << "\t";

  auto MnemonicInfo = getMnemonic(*MI);

  O << MnemonicInfo.first;

  uint64_t Bits = MnemonicInfo.second;
  assert(Bits != 0 && "Cannot print this instruction.");

  // Fragment 0 encoded into 6 bits for 43 unique commands.
  switch ((Bits >> 13) & 63) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
    return;
    break;
  case 1:
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
    printSBitModifierOperand(MI, 5, STI, O);
    printPredicateOperand(MI, 3, STI, O);
    break;
  case 2:
    // ITasm, t2IT
    printThumbITMask(MI, 1, STI, O);
    break;
  case 3:
    // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
    printPredicateOperand(MI, 2, STI, O);
    break;
  case 4:
    // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
    printSBitModifierOperand(MI, 4, STI, O);
    printPredicateOperand(MI, 2, STI, O);
    break;
  case 5:
    // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
    printPredicateOperand(MI, 4, STI, O);
    break;
  case 6:
    // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
    printPredicateOperand(MI, 5, STI, O);
    break;
  case 7:
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
    printPredicateOperand(MI, 3, STI, O);
    break;
  case 8:
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
    printSBitModifierOperand(MI, 6, STI, O);
    printPredicateOperand(MI, 4, STI, O);
    break;
  case 9:
    // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
    printSBitModifierOperand(MI, 7, STI, O);
    printPredicateOperand(MI, 5, STI, O);
    O << "\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printSORegRegOperand(MI, 2, STI, O);
    return;
    break;
  case 10:
    // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
    printOperand(MI, 0, STI, O);
    break;
  case 11:
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
    printOperand(MI, 1, STI, O);
    O << ", ";
    break;
  case 12:
    // BL, BLXi, t2BFic, t2LE
    printOperand(MI, Address, 0, STI, O);
    break;
  case 13:
    // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
    printPredicateOperand(MI, 1, STI, O);
    break;
  case 14:
    // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
    printPredicateOperand(MI, 0, STI, O);
    break;
  case 15:
    // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
    printPImmediate(MI, 1, STI, O);
    O << ", ";
    break;
  case 16:
    // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
    printPredicateOperand(MI, 6, STI, O);
    break;
  case 17:
    // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
    printVPTPredicateOperand(MI, 4, STI, O);
    break;
  case 18:
    // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
    printVPTPredicateOperand(MI, 3, STI, O);
    break;
  case 19:
    // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
    printVPTPredicateOperand(MI, 5, STI, O);
    break;
  case 20:
    // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
    printVPTPredicateOperand(MI, 6, STI, O);
    break;
  case 21:
    // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
    printPImmediate(MI, 0, STI, O);
    O << ", ";
    break;
  case 22:
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
    printCPSIMod(MI, 0, STI, O);
    break;
  case 23:
    // DMB, DSB
    printMemBOption(MI, 0, STI, O);
    return;
    break;
  case 24:
    // ISB
    printInstSyncBOption(MI, 0, STI, O);
    return;
    break;
  case 25:
    // MRRC2
    printPImmediate(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    O << ", ";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printCImmediate(MI, 4, STI, O);
    return;
    break;
  case 26:
    // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
    printVPTPredicateOperand(MI, 2, STI, O);
    break;
  case 27:
    // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
    printMVEVectorList<2>(MI, 0, STI, O);
    O << ", ";
    break;
  case 28:
    // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
    printMVEVectorList<4>(MI, 0, STI, O);
    O << ", ";
    break;
  case 29:
    // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
    printVPTMask(MI, 0, STI, O);
    break;
  case 30:
    // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
    printMVEVectorList<2>(MI, 1, STI, O);
    O << ", ";
    printAddrMode7Operand(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 31:
    // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
    printMVEVectorList<4>(MI, 1, STI, O);
    O << ", ";
    printAddrMode7Operand(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 32:
    // PLDWi12, PLDi12, PLIi12
    printAddrModeImm12Operand<false>(MI, 0, STI, O);
    return;
    break;
  case 33:
    // PLDWrs, PLDrs, PLIrs
    printAddrMode2Operand(MI, 0, STI, O);
    return;
    break;
  case 34:
    // SETEND, tSETEND
    printSetendOperand(MI, 0, STI, O);
    return;
    break;
  case 35:
    // SMLAL, UMLAL
    printSBitModifierOperand(MI, 8, STI, O);
    printPredicateOperand(MI, 6, STI, O);
    O << "\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 36:
    // TSB
    printTraceSyncBOption(MI, 0, STI, O);
    return;
    break;
  case 37:
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
    printPredicateOperand(MI, 7, STI, O);
    break;
  case 38:
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
    printPredicateOperand(MI, 9, STI, O);
    break;
  case 39:
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
    printPredicateOperand(MI, 11, STI, O);
    break;
  case 40:
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
    printPredicateOperand(MI, 8, STI, O);
    break;
  case 41:
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
    printPredicateOperand(MI, 13, STI, O);
    break;
  case 42:
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
    printSBitModifierOperand(MI, 1, STI, O);
    break;
  }


  // Fragment 1 encoded into 7 bits for 89 unique commands.
  switch ((Bits >> 19) & 127) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
    O << ' ';
    break;
  case 1:
    // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
    O << ".16\t";
    break;
  case 2:
    // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
    O << ".32\t";
    break;
  case 3:
    // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
    O << ".8\t";
    break;
  case 4:
    // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
    O << ".w ";
    printOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 5:
    // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
    O << "\t";
    break;
  case 6:
    // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
    O << ", ";
    break;
  case 7:
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
    printOperand(MI, 2, STI, O);
    O << ", ";
    break;
  case 8:
    // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
    O << ".bf16.f32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 9:
    // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
    return;
    break;
  case 10:
    // BX_RET
    O << "\tlr";
    return;
    break;
  case 11:
    // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
    printOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 12:
    // CDE_CX1D, CDE_CX2D, CDE_CX3D
    printGPRPairOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    break;
  case 13:
    // CDP2, MCR2, MCRR2
    printOperand(MI, 1, STI, O);
    O << ", ";
    break;
  case 14:
    // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
    O << ".f64\t";
    printOperand(MI, 0, STI, O);
    break;
  case 15:
    // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
    O << ".f16\t";
    break;
  case 16:
    // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
    O << ".f32\t";
    break;
  case 17:
    // FMSTAT
    O << "\tAPSR_nzcv, fpscr";
    return;
    break;
  case 18:
    // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
    printCImmediate(MI, 1, STI, O);
    O << ", ";
    break;
  case 19:
    // MOVPCLR
    O << "\tpc, lr";
    return;
    break;
  case 20:
    // MVE_LETP, t2LEUpdate
    printOperand(MI, Address, 2, STI, O);
    return;
    break;
  case 21:
    // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
    O << ".s16\t";
    break;
  case 22:
    // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
    O << ".s32\t";
    break;
  case 23:
    // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
    O << ".s8\t";
    break;
  case 24:
    // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
    O << ".u16\t";
    break;
  case 25:
    // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
    O << ".u32\t";
    break;
  case 26:
    // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
    O << ".u8\t";
    break;
  case 27:
    // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
    O << ".i32\t";
    break;
  case 28:
    // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
    O << ".i16\t";
    break;
  case 29:
    // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
    O << ".i8\t";
    break;
  case 30:
    // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
    O << ".64\t";
    break;
  case 31:
    // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
    O << ".f16.f32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 32:
    // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
    O << ".f16.s16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 33:
    // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
    O << ".f16.u16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 34:
    // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
    O << ".f32.f16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 35:
    // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
    O << ".f32.s32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 36:
    // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
    O << ".f32.u32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 37:
    // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
    O << ".s16.f16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 38:
    // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
    O << ".s32.f32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 39:
    // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
    O << ".u16.f16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 40:
    // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
    O << ".u32.f32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 41:
    // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
    printAddrMode7Operand(MI, 2, STI, O);
    return;
    break;
  case 42:
    // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
    printAddrMode7Operand(MI, 3, STI, O);
    O << '!';
    return;
    break;
  case 43:
    // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
    O << ".u64\t";
    break;
  case 44:
    // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
    O << ".i64\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 45:
    // MVE_VMULLBp16, MVE_VMULLTp16
    O << ".p16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 46:
    // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
    O << ".p8\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 47:
    // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
    printAddrMode7Operand(MI, 1, STI, O);
    return;
    break;
  case 48:
    // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
    O << '!';
    return;
    break;
  case 49:
    // VCVTBDH, VCVTTDH
    O << ".f16.f64\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 50:
    // VCVTBHD, VCVTTHD
    O << ".f64.f16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 51:
    // VCVTDS
    O << ".f64.f32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 52:
    // VCVTSD
    O << ".f32.f64\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 53:
    // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
    O << ".s32.f64\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 54:
    // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
    O << ".16\t{";
    break;
  case 55:
    // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
    O << ".32\t{";
    break;
  case 56:
    // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
    O << ".8\t{";
    break;
  case 57:
    // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
    O << "\tfpcxtns, ";
    break;
  case 58:
    // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
    O << "\tfpcxts, ";
    break;
  case 59:
    // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
    O << "\tfpscr_nzcvqc, ";
    break;
  case 60:
    // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
    O << "\tfpscr, ";
    break;
  case 61:
    // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
    O << "\tp0, ";
    break;
  case 62:
    // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
    O << "\tvpr, ";
    break;
  case 63:
    // VMSR_FPEXC
    O << "\tfpexc, ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 64:
    // VMSR_FPINST
    O << "\tfpinst, ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 65:
    // VMSR_FPINST2
    O << "\tfpinst2, ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 66:
    // VMSR_FPSID
    O << "\tfpsid, ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 67:
    // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
    O << ".s64\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 68:
    // VSHTOD
    O << ".f64.s16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printFBits16(MI, 2, STI, O);
    return;
    break;
  case 69:
    // VSHTOS
    O << ".f32.s16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printFBits16(MI, 2, STI, O);
    return;
    break;
  case 70:
    // VSITOD, VSLTOD
    O << ".f64.s32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 71:
    // VSITOH, VSLTOH
    O << ".f16.s32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 72:
    // VTOSHD
    O << ".s16.f64\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printFBits16(MI, 2, STI, O);
    return;
    break;
  case 73:
    // VTOSHS
    O << ".s16.f32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printFBits16(MI, 2, STI, O);
    return;
    break;
  case 74:
    // VTOSIRH, VTOSIZH, VTOSLH
    O << ".s32.f16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 75:
    // VTOUHD
    O << ".u16.f64\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printFBits16(MI, 2, STI, O);
    return;
    break;
  case 76:
    // VTOUHS
    O << ".u16.f32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printFBits16(MI, 2, STI, O);
    return;
    break;
  case 77:
    // VTOUIRD, VTOUIZD, VTOULD
    O << ".u32.f64\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 78:
    // VTOUIRH, VTOUIZH, VTOULH
    O << ".u32.f16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 79:
    // VUHTOD
    O << ".f64.u16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printFBits16(MI, 2, STI, O);
    return;
    break;
  case 80:
    // VUHTOS
    O << ".f32.u16\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printFBits16(MI, 2, STI, O);
    return;
    break;
  case 81:
    // VUITOD, VULTOD
    O << ".f64.u32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 82:
    // VUITOH, VULTOH
    O << ".f16.u32\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    break;
  case 83:
    // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
    O << ".w\t";
    break;
  case 84:
    // t2SRSDB, t2SRSIA
    O << "\tsp, ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 85:
    // t2SRSDB_UPD, t2SRSIA_UPD
    O << "\tsp!, ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 86:
    // t2SUBS_PC_LR
    O << "\tpc, lr, ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 87:
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
    printPredicateOperand(MI, 4, STI, O);
    O << "\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 88:
    // tMOVi8, tMVN, tRSB
    printPredicateOperand(MI, 3, STI, O);
    O << "\t";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    break;
  }


  // Fragment 2 encoded into 7 bits for 71 unique commands.
  switch ((Bits >> 26) & 127) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
    printOperand(MI, 0, STI, O);
    break;
  case 1:
    // ITasm, t2IT
    printMandatoryPredicateOperand(MI, 0, STI, O);
    return;
    break;
  case 2:
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
    printVectorListThreeAllLanes(MI, 0, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    break;
  case 3:
    // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
    printVectorListThreeSpacedAllLanes(MI, 0, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    break;
  case 4:
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
    printVectorListThree(MI, 0, STI, O);
    O << ", ";
    break;
  case 5:
    // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
    printVectorListThreeSpaced(MI, 0, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    break;
  case 6:
    // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
    printVectorListFourAllLanes(MI, 0, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    break;
  case 7:
    // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
    printVectorListFourSpacedAllLanes(MI, 0, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    break;
  case 8:
    // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
    printVectorListFour(MI, 0, STI, O);
    O << ", ";
    break;
  case 9:
    // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
    printVectorListFourSpaced(MI, 0, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    break;
  case 10:
    // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
    printT2AddrModeImm8Operand<false>(MI, 1, STI, O);
    return;
    break;
  case 11:
    // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
    printAddrMode7Operand(MI, 1, STI, O);
    break;
  case 12:
    // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
    printT2AddrModeImm8Operand<true>(MI, 1, STI, O);
    O << '!';
    return;
    break;
  case 13:
    // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
    printOperand(MI, 2, STI, O);
    break;
  case 14:
    // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
    printOperand(MI, 1, STI, O);
    break;
  case 15:
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
    printOperand(MI, 3, STI, O);
    break;
  case 16:
    // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
    printOperand(MI, Address, 0, STI, O);
    break;
  case 17:
    // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
    printPImmediate(MI, 1, STI, O);
    O << ", ";
    break;
  case 18:
    // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
    return;
    break;
  case 19:
    // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
    O << ", ";
    break;
  case 20:
    // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
    printPImmediate(MI, 0, STI, O);
    O << ", ";
    break;
  case 21:
    // CDP2
    printCImmediate(MI, 2, STI, O);
    O << ", ";
    printCImmediate(MI, 3, STI, O);
    O << ", ";
    printCImmediate(MI, 4, STI, O);
    O << ", ";
    printOperand(MI, 5, STI, O);
    return;
    break;
  case 22:
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
    printCPSIFlag(MI, 1, STI, O);
    break;
  case 23:
    // LDAEXD, LDREXD
    printGPRPairOperand(MI, 0, STI, O);
    O << ", ";
    printAddrMode7Operand(MI, 1, STI, O);
    return;
    break;
  case 24:
    // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
    printAddrMode5Operand<false>(MI, 2, STI, O);
    return;
    break;
  case 25:
    // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
    printAddrMode7Operand(MI, 2, STI, O);
    break;
  case 26:
    // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
    printAddrMode5Operand<true>(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 27:
    // MRRC, t2MRRC, t2MRRC2
    printPImmediate(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    O << ", ";
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printCImmediate(MI, 4, STI, O);
    return;
    break;
  case 28:
    // MSR, MSRi, t2MSR_AR, t2MSR_M
    printMSRMaskOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 29:
    // MSRbanked, t2MSRbanked
    printBankedRegOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 30:
    // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
    printMandatoryRestrictedPredicateOperand(MI, 3, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 31:
    // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
    printVMOVModImmOperand(MI, 1, STI, O);
    return;
    break;
  case 32:
    // VCMPEZD, VCMPZD, tRSB
    O << ", #0";
    return;
    break;
  case 33:
    // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
    printVectorListOneAllLanes(MI, 0, STI, O);
    O << ", ";
    break;
  case 34:
    // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
    printVectorListTwoAllLanes(MI, 0, STI, O);
    O << ", ";
    break;
  case 35:
    // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
    printVectorListOne(MI, 0, STI, O);
    O << ", ";
    break;
  case 36:
    // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
    printVectorListTwo(MI, 0, STI, O);
    O << ", ";
    break;
  case 37:
    // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
    printVectorListTwoSpacedAllLanes(MI, 0, STI, O);
    O << ", ";
    break;
  case 38:
    // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
    printVectorListTwoSpaced(MI, 0, STI, O);
    O << ", ";
    break;
  case 39:
    // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_off, VLDR_VPR_off, VSTR_...
    printT2AddrModeImm8s4Operand<false>(MI, 0, STI, O);
    return;
    break;
  case 40:
    // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_pre, VLDR_VPR_pre, VSTR_...
    printT2AddrModeImm8s4Operand<true>(MI, 1, STI, O);
    O << '!';
    return;
    break;
  case 41:
    // VLDR_FPSCR_NZCVQC_off, VLDR_P0_off, VSTR_FPSCR_NZCVQC_off, VSTR_P0_off
    printT2AddrModeImm8s4Operand<false>(MI, 1, STI, O);
    return;
    break;
  case 42:
    // VLDR_FPSCR_NZCVQC_pre, VLDR_P0_pre, VSTR_FPSCR_NZCVQC_pre, VSTR_P0_pre
    printT2AddrModeImm8s4Operand<true>(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 43:
    // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
    printRegisterList(MI, 2, STI, O);
    return;
    break;
  case 44:
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
    printOperand(MI, 4, STI, O);
    break;
  case 45:
    // VST1d16, VST1d32, VST1d64, VST1d8
    printVectorListOne(MI, 2, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  case 46:
    // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
    printVectorListFour(MI, 2, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  case 47:
    // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
    printVectorListFour(MI, 3, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << '!';
    return;
    break;
  case 48:
    // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
    printVectorListFour(MI, 4, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 49:
    // VST1d16T, VST1d32T, VST1d64T, VST1d8T
    printVectorListThree(MI, 2, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  case 50:
    // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
    printVectorListThree(MI, 3, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << '!';
    return;
    break;
  case 51:
    // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
    printVectorListThree(MI, 4, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 52:
    // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
    printVectorListOne(MI, 3, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << '!';
    return;
    break;
  case 53:
    // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
    printVectorListOne(MI, 4, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 54:
    // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
    printVectorListTwo(MI, 2, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  case 55:
    // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
    printVectorListTwo(MI, 3, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << '!';
    return;
    break;
  case 56:
    // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
    printVectorListTwo(MI, 4, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 57:
    // VST2b16, VST2b32, VST2b8
    printVectorListTwoSpaced(MI, 2, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  case 58:
    // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
    printVectorListTwoSpaced(MI, 3, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << '!';
    return;
    break;
  case 59:
    // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
    printVectorListTwoSpaced(MI, 4, STI, O);
    O << ", ";
    printAddrMode6Operand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 60:
    // t2BFic, tCBNZ, tCBZ
    printOperand(MI, Address, 1, STI, O);
    break;
  case 61:
    // t2DMB, t2DSB
    printMemBOption(MI, 0, STI, O);
    return;
    break;
  case 62:
    // t2ISB
    printInstSyncBOption(MI, 0, STI, O);
    return;
    break;
  case 63:
    // t2PLDWi12, t2PLDi12, t2PLIi12
    printAddrModeImm12Operand<false>(MI, 0, STI, O);
    return;
    break;
  case 64:
    // t2PLDWi8, t2PLDi8, t2PLIi8
    printT2AddrModeImm8Operand<false>(MI, 0, STI, O);
    return;
    break;
  case 65:
    // t2PLDWs, t2PLDs, t2PLIs
    printT2AddrModeSoRegOperand(MI, 0, STI, O);
    return;
    break;
  case 66:
    // t2PLDpci, t2PLIpci
    printThumbLdrLabelOperand(MI, 0, STI, O);
    return;
    break;
  case 67:
    // t2TBB
    printAddrModeTBB(MI, 0, STI, O);
    return;
    break;
  case 68:
    // t2TBH
    printAddrModeTBH(MI, 0, STI, O);
    return;
    break;
  case 69:
    // t2TSB
    printTraceSyncBOption(MI, 0, STI, O);
    return;
    break;
  case 70:
    // tBL, tBLXi
    printOperand(MI, Address, 2, STI, O);
    return;
    break;
  }


  // Fragment 3 encoded into 6 bits for 38 unique commands.
  switch ((Bits >> 33) & 63) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
    O << ", ";
    break;
  case 1:
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
    return;
    break;
  case 2:
    // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
    O << '!';
    return;
    break;
  case 3:
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
    printAddrMode6Operand(MI, 1, STI, O);
    break;
  case 4:
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
    printVectorIndex(MI, 4, STI, O);
    break;
  case 5:
    // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
    printOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 6:
    // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
    printGPRPairOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    break;
  case 7:
    // CDE_CX2D, CDE_CX3D
    printOperand(MI, 3, STI, O);
    break;
  case 8:
    // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
    printOperand(MI, 1, STI, O);
    break;
  case 9:
    // FCONSTD
    printFPImmOperand(MI, 1, STI, O);
    return;
    break;
  case 10:
    // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
    O << "!, ";
    printRegisterList(MI, 4, STI, O);
    break;
  case 11:
    // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
    printCImmediate(MI, 1, STI, O);
    O << ", ";
    break;
  case 12:
    // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
    printOperand(MI, 2, STI, O);
    break;
  case 13:
    // MRS, t2MRS_AR
    O << ", apsr";
    return;
    break;
  case 14:
    // MRSsys, t2MRSsys_AR
    O << ", spsr";
    return;
    break;
  case 15:
    // MSRi
    printModImmOperand(MI, 1, STI, O);
    return;
    break;
  case 16:
    // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
    printVectorIndex(MI, 3, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 17:
    // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
    O << ", #0";
    return;
    break;
  case 18:
    // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
    printAddrMode6Operand(MI, 2, STI, O);
    break;
  case 19:
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
    O << '[';
    break;
  case 20:
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
    O << "[], ";
    printOperand(MI, 1, STI, O);
    O << "[], ";
    printOperand(MI, 2, STI, O);
    break;
  case 21:
    // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_post, VLDR_VPR_post, V...
    printT2AddrModeImm8s4OffsetOperand(MI, 2, STI, O);
    return;
    break;
  case 22:
    // VLDR_FPSCR_NZCVQC_post, VLDR_P0_post, VSTR_FPSCR_NZCVQC_post, VSTR_P0_...
    printT2AddrModeImm8s4OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case 23:
    // VMRS
    O << ", fpscr";
    return;
    break;
  case 24:
    // VMRS_FPCXTNS
    O << ", fpcxtns";
    return;
    break;
  case 25:
    // VMRS_FPCXTS
    O << ", fpcxts";
    return;
    break;
  case 26:
    // VMRS_FPEXC
    O << ", fpexc";
    return;
    break;
  case 27:
    // VMRS_FPINST
    O << ", fpinst";
    return;
    break;
  case 28:
    // VMRS_FPINST2
    O << ", fpinst2";
    return;
    break;
  case 29:
    // VMRS_FPSCR_NZCVQC
    O << ", fpscr_nzcvqc";
    return;
    break;
  case 30:
    // VMRS_FPSID
    O << ", fpsid";
    return;
    break;
  case 31:
    // VMRS_MVFR0
    O << ", mvfr0";
    return;
    break;
  case 32:
    // VMRS_MVFR1
    O << ", mvfr1";
    return;
    break;
  case 33:
    // VMRS_MVFR2
    O << ", mvfr2";
    return;
    break;
  case 34:
    // VMRS_P0
    O << ", p0";
    return;
    break;
  case 35:
    // VMRS_VPR
    O << ", vpr";
    return;
    break;
  case 36:
    // VSHTOH, VTOSHH, VTOUHH, VUHTOH
    printFBits16(MI, 2, STI, O);
    return;
    break;
  case 37:
    // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
    printFBits32(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 4 encoded into 7 bits for 78 unique commands.
  switch ((Bits >> 39) & 127) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
    printOperand(MI, 1, STI, O);
    break;
  case 1:
    // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
    printAddrMode7Operand(MI, 1, STI, O);
    return;
    break;
  case 2:
    // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
    printAddrMode6Operand(MI, 2, STI, O);
    break;
  case 3:
    // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
    printOperand(MI, 3, STI, O);
    break;
  case 4:
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
    return;
    break;
  case 5:
    // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
    O << '!';
    return;
    break;
  case 6:
    // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
    O << ", ";
    break;
  case 7:
    // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
    printT2AddrModeImm8OffsetOperand(MI, 2, STI, O);
    return;
    break;
  case 8:
    // t2MOVSsi, t2MOVsi, t2CMNzrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
    printT2SOOperand(MI, 1, STI, O);
    return;
    break;
  case 9:
    // t2MOVSsr, t2MOVsr, CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
    printSORegRegOperand(MI, 1, STI, O);
    return;
    break;
  case 10:
    // ADR, t2ADR
    printAdrLabelOperand<0>(MI, 1, STI, O);
    return;
    break;
  case 11:
    // BFC, t2BFC
    printBitfieldInvMaskImmOperand(MI, 2, STI, O);
    return;
    break;
  case 12:
    // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
    printOperand(MI, 2, STI, O);
    break;
  case 13:
    // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
    printOperand(MI, 4, STI, O);
    break;
  case 14:
    // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
    printModImmOperand(MI, 1, STI, O);
    return;
    break;
  case 15:
    // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
    printSORegImmOperand(MI, 1, STI, O);
    return;
    break;
  case 16:
    // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
    printFPImmOperand(MI, 1, STI, O);
    return;
    break;
  case 17:
    // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
    printRegisterList(MI, 3, STI, O);
    break;
  case 18:
    // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
    printCoprocOptionImm(MI, 3, STI, O);
    return;
    break;
  case 19:
    // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
    printPostIdxImm8s4Operand(MI, 3, STI, O);
    return;
    break;
  case 20:
    // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
    printAddrMode5Operand<false>(MI, 2, STI, O);
    return;
    break;
  case 21:
    // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
    printAddrMode7Operand(MI, 2, STI, O);
    break;
  case 22:
    // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
    printAddrMode5Operand<true>(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 23:
    // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
    printAddrModeImm12Operand<true>(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 24:
    // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
    printAddrMode2Operand(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 25:
    // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
    printAddrModeImm12Operand<false>(MI, 1, STI, O);
    return;
    break;
  case 26:
    // LDRBrs, LDRrs, STRBrs, STRrs
    printAddrMode2Operand(MI, 1, STI, O);
    return;
    break;
  case 27:
    // LDRH, LDRSB, LDRSH, STRH
    printAddrMode3Operand<false>(MI, 1, STI, O);
    return;
    break;
  case 28:
    // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
    printAddrMode3Operand<true>(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 29:
    // MCR2, MRC2
    printCImmediate(MI, 3, STI, O);
    O << ", ";
    printCImmediate(MI, 4, STI, O);
    O << ", ";
    printOperand(MI, 5, STI, O);
    return;
    break;
  case 30:
    // MRSbanked, t2MRSbanked
    printBankedRegOperand(MI, 1, STI, O);
    return;
    break;
  case 31:
    // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
    printVMOVModImmOperand(MI, 2, STI, O);
    return;
    break;
  case 32:
    // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
    printT2AddrModeImm8Operand<false>(MI, 1, STI, O);
    return;
    break;
  case 33:
    // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
    printT2AddrModeImm8Operand<false>(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 34:
    // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
    printMveAddrModeRQOperand<0>(MI, 1, STI, O);
    return;
    break;
  case 35:
    // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
    printT2AddrModeImm8Operand<true>(MI, 2, STI, O);
    O << '!';
    return;
    break;
  case 36:
    // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
    printMveAddrModeRQOperand<3>(MI, 1, STI, O);
    return;
    break;
  case 37:
    // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
    printMveAddrModeRQOperand<1>(MI, 1, STI, O);
    return;
    break;
  case 38:
    // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
    printMveAddrModeRQOperand<2>(MI, 1, STI, O);
    return;
    break;
  case 39:
    // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
    printVMOVModImmOperand(MI, 1, STI, O);
    return;
    break;
  case 40:
    // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
    printOperand(MI, Address, 2, STI, O);
    break;
  case 41:
    // SSAT, SSAT16, t2SSAT, t2SSAT16
    printImmPlusOneOperand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    break;
  case 42:
    // STLEXD, STREXD
    printGPRPairOperand(MI, 1, STI, O);
    O << ", ";
    printAddrMode7Operand(MI, 2, STI, O);
    return;
    break;
  case 43:
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
    printNoHashImmediate(MI, 4, STI, O);
    break;
  case 44:
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
    printNoHashImmediate(MI, 6, STI, O);
    break;
  case 45:
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
    printNoHashImmediate(MI, 8, STI, O);
    O << "], ";
    break;
  case 46:
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
    O << "[]}, ";
    break;
  case 47:
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
    printNoHashImmediate(MI, 10, STI, O);
    O << "], ";
    printOperand(MI, 1, STI, O);
    O << '[';
    printNoHashImmediate(MI, 10, STI, O);
    O << "], ";
    printOperand(MI, 2, STI, O);
    O << '[';
    printNoHashImmediate(MI, 10, STI, O);
    break;
  case 48:
    // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
    O << "[], ";
    printOperand(MI, 3, STI, O);
    O << "[]}, ";
    break;
  case 49:
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
    printNoHashImmediate(MI, 12, STI, O);
    O << "], ";
    printOperand(MI, 1, STI, O);
    O << '[';
    printNoHashImmediate(MI, 12, STI, O);
    O << "], ";
    printOperand(MI, 2, STI, O);
    O << '[';
    printNoHashImmediate(MI, 12, STI, O);
    O << "], ";
    printOperand(MI, 3, STI, O);
    O << '[';
    printNoHashImmediate(MI, 12, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 5, STI, O);
    printAddrMode6OffsetOperand(MI, 7, STI, O);
    return;
    break;
  case 50:
    // VLDRD, VLDRS, VSTRD, VSTRS
    printAddrMode5Operand<false>(MI, 1, STI, O);
    return;
    break;
  case 51:
    // VLDRH, VSTRH
    printAddrMode5FP16Operand<false>(MI, 1, STI, O);
    return;
    break;
  case 52:
    // VST1LNd16, VST1LNd32, VST1LNd8
    printNoHashImmediate(MI, 3, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  case 53:
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
    printNoHashImmediate(MI, 5, STI, O);
    break;
  case 54:
    // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
    printNoHashImmediate(MI, 7, STI, O);
    O << "], ";
    printOperand(MI, 5, STI, O);
    O << '[';
    printNoHashImmediate(MI, 7, STI, O);
    O << "], ";
    printOperand(MI, 6, STI, O);
    O << '[';
    printNoHashImmediate(MI, 7, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 1, STI, O);
    printAddrMode6OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case 55:
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
    printOperand(MI, 5, STI, O);
    O << ", ";
    printOperand(MI, 6, STI, O);
    break;
  case 56:
    // VTBL1
    printVectorListOne(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 57:
    // VTBL2
    printVectorListTwo(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 58:
    // VTBL3
    printVectorListThree(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 59:
    // VTBL4
    printVectorListFour(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 60:
    // VTBX1
    printVectorListOne(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 61:
    // VTBX2
    printVectorListTwo(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 62:
    // VTBX3
    printVectorListThree(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 63:
    // VTBX4
    printVectorListFour(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 64:
    // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
    O << " ^";
    return;
    break;
  case 65:
    // t2BFLi, t2BFi
    printOperand(MI, Address, 1, STI, O);
    return;
    break;
  case 66:
    // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
    printThumbLdrLabelOperand(MI, 1, STI, O);
    return;
    break;
  case 67:
    // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
    printT2AddrModeSoRegOperand(MI, 1, STI, O);
    return;
    break;
  case 68:
    // t2LDREX
    printT2AddrModeImm0_1020s4Operand(MI, 1, STI, O);
    return;
    break;
  case 69:
    // t2MRS_M
    printMSRMaskOperand(MI, 1, STI, O);
    return;
    break;
  case 70:
    // tADDspi, tSUBspi
    printThumbS4ImmOperand(MI, 2, STI, O);
    return;
    break;
  case 71:
    // tADR
    printAdrLabelOperand<2>(MI, Address, 1, STI, O);
    return;
    break;
  case 72:
    // tASRri, tLSRri
    printThumbSRImm(MI, 3, STI, O);
    return;
    break;
  case 73:
    // tLDRBi, tSTRBi
    printThumbAddrModeImm5S1Operand(MI, 1, STI, O);
    return;
    break;
  case 74:
    // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
    printThumbAddrModeRROperand(MI, 1, STI, O);
    return;
    break;
  case 75:
    // tLDRHi, tSTRHi
    printThumbAddrModeImm5S2Operand(MI, 1, STI, O);
    return;
    break;
  case 76:
    // tLDRi, tSTRi
    printThumbAddrModeImm5S4Operand(MI, 1, STI, O);
    return;
    break;
  case 77:
    // tLDRspi, tSTRspi
    printThumbAddrModeSPOperand(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 5 encoded into 5 bits for 27 unique commands.
  switch ((Bits >> 46) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
    O << ", ";
    break;
  case 1:
    // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
    return;
    break;
  case 2:
    // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
    O << '!';
    return;
    break;
  case 3:
    // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 4:
    // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
    printOperand(MI, 4, STI, O);
    break;
  case 5:
    // CDP, t2CDP, t2CDP2
    printCImmediate(MI, 2, STI, O);
    O << ", ";
    printCImmediate(MI, 3, STI, O);
    O << ", ";
    printCImmediate(MI, 4, STI, O);
    O << ", ";
    printOperand(MI, 5, STI, O);
    return;
    break;
  case 6:
    // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
    printOperand(MI, 2, STI, O);
    break;
  case 7:
    // MRC, t2MRC, t2MRC2
    printOperand(MI, 0, STI, O);
    O << ", ";
    printCImmediate(MI, 3, STI, O);
    O << ", ";
    printCImmediate(MI, 4, STI, O);
    O << ", ";
    printOperand(MI, 5, STI, O);
    return;
    break;
  case 8:
    // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
    printT2AddrModeImm8OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case 9:
    // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
    printVectorIndex(MI, 2, STI, O);
    return;
    break;
  case 10:
    // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
    printOperand(MI, 1, STI, O);
    break;
  case 11:
    // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
    O << ", #16";
    return;
    break;
  case 12:
    // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
    O << ", #8";
    return;
    break;
  case 13:
    // SSAT, t2SSAT
    printShiftImmOperand(MI, 3, STI, O);
    return;
    break;
  case 14:
    // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
    printRotImmOperand(MI, 2, STI, O);
    return;
    break;
  case 15:
    // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
    O << ", #0";
    return;
    break;
  case 16:
    // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
    printVectorIndex(MI, 4, STI, O);
    O << ", ";
    printComplexRotationOp<90, 0>(MI, 5, STI, O);
    return;
    break;
  case 17:
    // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
    printVectorIndex(MI, 3, STI, O);
    return;
    break;
  case 18:
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
    O << "]}, ";
    break;
  case 19:
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
    O << "], ";
    break;
  case 20:
    // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
    printAddrMode6Operand(MI, 3, STI, O);
    return;
    break;
  case 21:
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
    printAddrMode6Operand(MI, 4, STI, O);
    break;
  case 22:
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
    printAddrMode6Operand(MI, 5, STI, O);
    printAddrMode6OffsetOperand(MI, 7, STI, O);
    return;
    break;
  case 23:
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
    O << "}, ";
    printAddrMode6Operand(MI, 1, STI, O);
    printAddrMode6OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case 24:
    // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
    printOperand(MI, 5, STI, O);
    O << '[';
    printNoHashImmediate(MI, 8, STI, O);
    O << "], ";
    printOperand(MI, 6, STI, O);
    O << '[';
    printNoHashImmediate(MI, 8, STI, O);
    O << "], ";
    printOperand(MI, 7, STI, O);
    O << '[';
    printNoHashImmediate(MI, 8, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 1, STI, O);
    printAddrMode6OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case 25:
    // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
    O << " ^";
    return;
    break;
  case 26:
    // t2ASRs1, t2LSRs1
    O << ", #1";
    return;
    break;
  }


  // Fragment 6 encoded into 6 bits for 38 unique commands.
  switch ((Bits >> 51) & 63) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
    printOperand(MI, 2, STI, O);
    break;
  case 1:
    // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
    printOperand(MI, 4, STI, O);
    break;
  case 2:
    // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
    printModImmOperand(MI, 2, STI, O);
    return;
    break;
  case 3:
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
    printSORegImmOperand(MI, 2, STI, O);
    return;
    break;
  case 4:
    // BFI, t2BFI
    printBitfieldInvMaskImmOperand(MI, 3, STI, O);
    return;
    break;
  case 5:
    // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
    return;
    break;
  case 6:
    // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
    O << ", ";
    break;
  case 7:
    // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
    printOperand(MI, 3, STI, O);
    break;
  case 8:
    // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
    printOperand(MI, 5, STI, O);
    break;
  case 9:
    // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
    printCoprocOptionImm(MI, 3, STI, O);
    return;
    break;
  case 10:
    // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
    printPostIdxImm8s4Operand(MI, 3, STI, O);
    return;
    break;
  case 11:
    // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
    printAddrMode2OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case 12:
    // LDRD, STRD
    printAddrMode3Operand<false>(MI, 2, STI, O);
    return;
    break;
  case 13:
    // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
    printAddrMode7Operand(MI, 3, STI, O);
    break;
  case 14:
    // LDRD_PRE, STRD_PRE
    printAddrMode3Operand<true>(MI, 3, STI, O);
    O << '!';
    return;
    break;
  case 15:
    // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
    printPostIdxImm8Operand(MI, 3, STI, O);
    return;
    break;
  case 16:
    // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
    printPostIdxRegOperand(MI, 3, STI, O);
    return;
    break;
  case 17:
    // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
    printAddrMode3OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case 18:
    // MCRR2
    printCImmediate(MI, 4, STI, O);
    return;
    break;
  case 19:
    // MVE_SQRSHRL, MVE_UQRSHLL
    printMveSaturateOp(MI, 5, STI, O);
    O << ", ";
    printOperand(MI, 4, STI, O);
    return;
    break;
  case 20:
    // MVE_VMOV_q_rr
    printVectorIndex(MI, 5, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 21:
    // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
    printAddrMode7Operand(MI, 2, STI, O);
    return;
    break;
  case 22:
    // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
    printComplexRotationOp<180, 90>(MI, 3, STI, O);
    return;
    break;
  case 23:
    // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
    printComplexRotationOp<90, 0>(MI, 4, STI, O);
    return;
    break;
  case 24:
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
    printAddrMode6Operand(MI, 1, STI, O);
    break;
  case 25:
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
    printAddrMode6Operand(MI, 2, STI, O);
    printAddrMode6OffsetOperand(MI, 4, STI, O);
    return;
    break;
  case 26:
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
    printOperand(MI, 1, STI, O);
    O << '[';
    printNoHashImmediate(MI, 6, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 2, STI, O);
    return;
    break;
  case 27:
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
    O << '[';
    printNoHashImmediate(MI, 8, STI, O);
    break;
  case 28:
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
    printAddrMode6OffsetOperand(MI, 6, STI, O);
    return;
    break;
  case 29:
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
    printAddrMode6Operand(MI, 4, STI, O);
    printAddrMode6OffsetOperand(MI, 6, STI, O);
    return;
    break;
  case 30:
    // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
    printOperand(MI, 7, STI, O);
    O << "}, ";
    printAddrMode6Operand(MI, 1, STI, O);
    printAddrMode6OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case 31:
    // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
    printT2SOOperand(MI, 2, STI, O);
    return;
    break;
  case 32:
    // t2ASRri, t2LSRri
    printThumbSRImm(MI, 2, STI, O);
    return;
    break;
  case 33:
    // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
    printMandatoryPredicateOperand(MI, 3, STI, O);
    return;
    break;
  case 34:
    // t2LDRD_PRE, t2STRD_PRE
    printT2AddrModeImm8s4Operand<true>(MI, 3, STI, O);
    O << '!';
    return;
    break;
  case 35:
    // t2LDRDi8, t2STRDi8
    printT2AddrModeImm8s4Operand<false>(MI, 2, STI, O);
    return;
    break;
  case 36:
    // t2STREX
    printT2AddrModeImm0_1020s4Operand(MI, 2, STI, O);
    return;
    break;
  case 37:
    // tADDrSPi
    printThumbS4ImmOperand(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 7 encoded into 5 bits for 17 unique commands.
  switch ((Bits >> 57) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
    return;
    break;
  case 1:
    // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
    O << ", ";
    break;
  case 2:
    // CDE_CX3DA
    printOperand(MI, 5, STI, O);
    return;
    break;
  case 3:
    // MCR, t2MCR, t2MCR2
    printCImmediate(MI, 3, STI, O);
    O << ", ";
    printCImmediate(MI, 4, STI, O);
    O << ", ";
    printOperand(MI, 5, STI, O);
    return;
    break;
  case 4:
    // MCRR, t2MCRR, t2MCRR2
    printOperand(MI, 3, STI, O);
    O << ", ";
    printCImmediate(MI, 4, STI, O);
    return;
    break;
  case 5:
    // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
    printVectorIndex(MI, 3, STI, O);
    break;
  case 6:
    // PKHBT, t2PKHBT
    printPKHLSLShiftImm(MI, 3, STI, O);
    return;
    break;
  case 7:
    // PKHTB, t2PKHTB
    printPKHASRShiftImm(MI, 3, STI, O);
    return;
    break;
  case 8:
    // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
    printRotImmOperand(MI, 3, STI, O);
    return;
    break;
  case 9:
    // USAT, t2USAT
    printShiftImmOperand(MI, 3, STI, O);
    return;
    break;
  case 10:
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
    O << "]}, ";
    printAddrMode6Operand(MI, 3, STI, O);
    printAddrMode6OffsetOperand(MI, 5, STI, O);
    return;
    break;
  case 11:
    // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
    O << "], ";
    printOperand(MI, 2, STI, O);
    O << '[';
    printNoHashImmediate(MI, 8, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 3, STI, O);
    return;
    break;
  case 12:
    // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
    O << "}, ";
    break;
  case 13:
    // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
    O << '[';
    break;
  case 14:
    // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
    printVectorIndex(MI, 4, STI, O);
    return;
    break;
  case 15:
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
    printAddrMode6OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case 16:
    // t2LDRD_POST, t2STRD_POST
    printT2AddrModeImm8s4OffsetOperand(MI, 4, STI, O);
    return;
    break;
  }

  switch (MI->getOpcode()) {
  default: llvm_unreachable("Unexpected opcode.");
  case ARM::CDE_CX3A:
  case ARM::CDE_VCX3A_vec:
  case ARM::CDE_VCX3_vec:
  case ARM::LDRD_POST:
  case ARM::MLA:
  case ARM::MLS:
  case ARM::MVE_VCADDf16:
  case ARM::MVE_VCADDf32:
  case ARM::MVE_VCADDi16:
  case ARM::MVE_VCADDi32:
  case ARM::MVE_VCADDi8:
  case ARM::MVE_VCMLAf16:
  case ARM::MVE_VCMLAf32:
  case ARM::MVE_VCMULf16:
  case ARM::MVE_VCMULf32:
  case ARM::MVE_VDWDUPu16:
  case ARM::MVE_VDWDUPu32:
  case ARM::MVE_VDWDUPu8:
  case ARM::MVE_VHCADDs16:
  case ARM::MVE_VHCADDs32:
  case ARM::MVE_VHCADDs8:
  case ARM::MVE_VIWDUPu16:
  case ARM::MVE_VIWDUPu32:
  case ARM::MVE_VIWDUPu8:
  case ARM::MVE_VMLALDAVas16:
  case ARM::MVE_VMLALDAVas32:
  case ARM::MVE_VMLALDAVau16:
  case ARM::MVE_VMLALDAVau32:
  case ARM::MVE_VMLALDAVaxs16:
  case ARM::MVE_VMLALDAVaxs32:
  case ARM::MVE_VMLALDAVs16:
  case ARM::MVE_VMLALDAVs32:
  case ARM::MVE_VMLALDAVu16:
  case ARM::MVE_VMLALDAVu32:
  case ARM::MVE_VMLALDAVxs16:
  case ARM::MVE_VMLALDAVxs32:
  case ARM::MVE_VMLSLDAVas16:
  case ARM::MVE_VMLSLDAVas32:
  case ARM::MVE_VMLSLDAVaxs16:
  case ARM::MVE_VMLSLDAVaxs32:
  case ARM::MVE_VMLSLDAVs16:
  case ARM::MVE_VMLSLDAVs32:
  case ARM::MVE_VMLSLDAVxs16:
  case ARM::MVE_VMLSLDAVxs32:
  case ARM::MVE_VRMLALDAVHas32:
  case ARM::MVE_VRMLALDAVHau32:
  case ARM::MVE_VRMLALDAVHaxs32:
  case ARM::MVE_VRMLALDAVHs32:
  case ARM::MVE_VRMLALDAVHu32:
  case ARM::MVE_VRMLALDAVHxs32:
  case ARM::MVE_VRMLSLDAVHas32:
  case ARM::MVE_VRMLSLDAVHaxs32:
  case ARM::MVE_VRMLSLDAVHs32:
  case ARM::MVE_VRMLSLDAVHxs32:
  case ARM::SBFX:
  case ARM::SMLABB:
  case ARM::SMLABT:
  case ARM::SMLAD:
  case ARM::SMLADX:
  case ARM::SMLALBB:
  case ARM::SMLALBT:
  case ARM::SMLALD:
  case ARM::SMLALDX:
  case ARM::SMLALTB:
  case ARM::SMLALTT:
  case ARM::SMLATB:
  case ARM::SMLATT:
  case ARM::SMLAWB:
  case ARM::SMLAWT:
  case ARM::SMLSD:
  case ARM::SMLSDX:
  case ARM::SMLSLD:
  case ARM::SMLSLDX:
  case ARM::SMMLA:
  case ARM::SMMLAR:
  case ARM::SMMLS:
  case ARM::SMMLSR:
  case ARM::SMULL:
  case ARM::STRD_POST:
  case ARM::UBFX:
  case ARM::UMAAL:
  case ARM::UMULL:
  case ARM::USADA8:
  case ARM::VEXTd16:
  case ARM::VEXTd32:
  case ARM::VEXTd8:
  case ARM::VEXTq16:
  case ARM::VEXTq32:
  case ARM::VEXTq64:
  case ARM::VEXTq8:
  case ARM::VLD3d16:
  case ARM::VLD3d32:
  case ARM::VLD3d8:
  case ARM::VLD3q16:
  case ARM::VLD3q32:
  case ARM::VLD3q8:
  case ARM::VMOVRRS:
  case ARM::VMOVSRR:
  case ARM::VST3d16:
  case ARM::VST3d32:
  case ARM::VST3d8:
  case ARM::VST3q16:
  case ARM::VST3q32:
  case ARM::VST3q8:
  case ARM::t2MLA:
  case ARM::t2MLS:
  case ARM::t2SBFX:
  case ARM::t2SMLABB:
  case ARM::t2SMLABT:
  case ARM::t2SMLAD:
  case ARM::t2SMLADX:
  case ARM::t2SMLAL:
  case ARM::t2SMLALBB:
  case ARM::t2SMLALBT:
  case ARM::t2SMLALD:
  case ARM::t2SMLALDX:
  case ARM::t2SMLALTB:
  case ARM::t2SMLALTT:
  case ARM::t2SMLATB:
  case ARM::t2SMLATT:
  case ARM::t2SMLAWB:
  case ARM::t2SMLAWT:
  case ARM::t2SMLSD:
  case ARM::t2SMLSDX:
  case ARM::t2SMLSLD:
  case ARM::t2SMLSLDX:
  case ARM::t2SMMLA:
  case ARM::t2SMMLAR:
  case ARM::t2SMMLS:
  case ARM::t2SMMLSR:
  case ARM::t2SMULL:
  case ARM::t2STLEXD:
  case ARM::t2STREXD:
  case ARM::t2UBFX:
  case ARM::t2UMAAL:
  case ARM::t2UMLAL:
  case ARM::t2UMULL:
  case ARM::t2USADA8:
    switch (MI->getOpcode()) {
    default: llvm_unreachable("Unexpected opcode.");
    case ARM::CDE_CX3A:
    case ARM::CDE_VCX3A_vec:
    case ARM::MVE_VMLALDAVas16:
    case ARM::MVE_VMLALDAVas32:
    case ARM::MVE_VMLALDAVau16:
    case ARM::MVE_VMLALDAVau32:
    case ARM::MVE_VMLALDAVaxs16:
    case ARM::MVE_VMLALDAVaxs32:
    case ARM::MVE_VMLSLDAVas16:
    case ARM::MVE_VMLSLDAVas32:
    case ARM::MVE_VMLSLDAVaxs16:
    case ARM::MVE_VMLSLDAVaxs32:
    case ARM::MVE_VRMLALDAVHas32:
    case ARM::MVE_VRMLALDAVHau32:
    case ARM::MVE_VRMLALDAVHaxs32:
    case ARM::MVE_VRMLSLDAVHas32:
    case ARM::MVE_VRMLSLDAVHaxs32:
      printOperand(MI, 5, STI, O);
      break;
    case ARM::CDE_VCX3_vec:
    case ARM::MVE_VDWDUPu16:
    case ARM::MVE_VDWDUPu32:
    case ARM::MVE_VDWDUPu8:
    case ARM::MVE_VIWDUPu16:
    case ARM::MVE_VIWDUPu32:
    case ARM::MVE_VIWDUPu8:
      printOperand(MI, 4, STI, O);
      break;
    case ARM::LDRD_POST:
    case ARM::STRD_POST:
      printAddrMode3OffsetOperand(MI, 4, STI, O);
      break;
    case ARM::MLA:
    case ARM::MLS:
    case ARM::MVE_VMLALDAVs16:
    case ARM::MVE_VMLALDAVs32:
    case ARM::MVE_VMLALDAVu16:
    case ARM::MVE_VMLALDAVu32:
    case ARM::MVE_VMLALDAVxs16:
    case ARM::MVE_VMLALDAVxs32:
    case ARM::MVE_VMLSLDAVs16:
    case ARM::MVE_VMLSLDAVs32:
    case ARM::MVE_VMLSLDAVxs16:
    case ARM::MVE_VMLSLDAVxs32:
    case ARM::MVE_VRMLALDAVHs32:
    case ARM::MVE_VRMLALDAVHu32:
    case ARM::MVE_VRMLALDAVHxs32:
    case ARM::MVE_VRMLSLDAVHs32:
    case ARM::MVE_VRMLSLDAVHxs32:
    case ARM::SMLABB:
    case ARM::SMLABT:
    case ARM::SMLAD:
    case ARM::SMLADX:
    case ARM::SMLALBB:
    case ARM::SMLALBT:
    case ARM::SMLALD:
    case ARM::SMLALDX:
    case ARM::SMLALTB:
    case ARM::SMLALTT:
    case ARM::SMLATB:
    case ARM::SMLATT:
    case ARM::SMLAWB:
    case ARM::SMLAWT:
    case ARM::SMLSD:
    case ARM::SMLSDX:
    case ARM::SMLSLD:
    case ARM::SMLSLDX:
    case ARM::SMMLA:
    case ARM::SMMLAR:
    case ARM::SMMLS:
    case ARM::SMMLSR:
    case ARM::SMULL:
    case ARM::UMAAL:
    case ARM::UMULL:
    case ARM::USADA8:
    case ARM::VEXTd16:
    case ARM::VEXTd32:
    case ARM::VEXTd8:
    case ARM::VEXTq16:
    case ARM::VEXTq32:
    case ARM::VEXTq64:
    case ARM::VEXTq8:
    case ARM::VMOVRRS:
    case ARM::VMOVSRR:
    case ARM::t2MLA:
    case ARM::t2MLS:
    case ARM::t2SMLABB:
    case ARM::t2SMLABT:
    case ARM::t2SMLAD:
    case ARM::t2SMLADX:
    case ARM::t2SMLAL:
    case ARM::t2SMLALBB:
    case ARM::t2SMLALBT:
    case ARM::t2SMLALD:
    case ARM::t2SMLALDX:
    case ARM::t2SMLALTB:
    case ARM::t2SMLALTT:
    case ARM::t2SMLATB:
    case ARM::t2SMLATT:
    case ARM::t2SMLAWB:
    case ARM::t2SMLAWT:
    case ARM::t2SMLSD:
    case ARM::t2SMLSDX:
    case ARM::t2SMLSLD:
    case ARM::t2SMLSLDX:
    case ARM::t2SMMLA:
    case ARM::t2SMMLAR:
    case ARM::t2SMMLS:
    case ARM::t2SMMLSR:
    case ARM::t2SMULL:
    case ARM::t2UMAAL:
    case ARM::t2UMLAL:
    case ARM::t2UMULL:
    case ARM::t2USADA8:
      printOperand(MI, 3, STI, O);
      break;
    case ARM::MVE_VCADDf16:
    case ARM::MVE_VCADDf32:
    case ARM::MVE_VCADDi16:
    case ARM::MVE_VCADDi32:
    case ARM::MVE_VCADDi8:
    case ARM::MVE_VHCADDs16:
    case ARM::MVE_VHCADDs32:
    case ARM::MVE_VHCADDs8:
      printComplexRotationOp<180, 90>(MI, 3, STI, O);
      break;
    case ARM::MVE_VCMLAf16:
    case ARM::MVE_VCMLAf32:
      printComplexRotationOp<90, 0>(MI, 4, STI, O);
      break;
    case ARM::MVE_VCMULf16:
    case ARM::MVE_VCMULf32:
      printComplexRotationOp<90, 0>(MI, 3, STI, O);
      break;
    case ARM::SBFX:
    case ARM::UBFX:
    case ARM::t2SBFX:
    case ARM::t2UBFX:
      printImmPlusOneOperand(MI, 3, STI, O);
      break;
    case ARM::VLD3d16:
    case ARM::VLD3d32:
    case ARM::VLD3d8:
    case ARM::VLD3q16:
    case ARM::VLD3q32:
    case ARM::VLD3q8:
      printAddrMode6Operand(MI, 3, STI, O);
      break;
    case ARM::VST3d16:
    case ARM::VST3d32:
    case ARM::VST3d8:
    case ARM::VST3q16:
    case ARM::VST3q32:
    case ARM::VST3q8:
      printAddrMode6Operand(MI, 0, STI, O);
      break;
    case ARM::t2STLEXD:
    case ARM::t2STREXD:
      printAddrMode7Operand(MI, 3, STI, O);
      break;
    }
    return;
    break;
  case ARM::MVE_VMOV_rr_q:
    O << ", ";
    printOperand(MI, 2, STI, O);
    printVectorIndex(MI, 4, STI, O);
    return;
    break;
  case ARM::VLD3d16_UPD:
  case ARM::VLD3d32_UPD:
  case ARM::VLD3d8_UPD:
  case ARM::VLD3q16_UPD:
  case ARM::VLD3q32_UPD:
  case ARM::VLD3q8_UPD:
    printAddrMode6Operand(MI, 4, STI, O);
    printAddrMode6OffsetOperand(MI, 6, STI, O);
    return;
    break;
  case ARM::VLD4LNd16:
  case ARM::VLD4LNd32:
  case ARM::VLD4LNd8:
  case ARM::VLD4LNq16:
  case ARM::VLD4LNq32:
    printNoHashImmediate(MI, 10, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 4, STI, O);
    return;
    break;
  case ARM::VLD4d16:
  case ARM::VLD4d32:
  case ARM::VLD4d8:
  case ARM::VLD4q16:
  case ARM::VLD4q32:
  case ARM::VLD4q8:
    printOperand(MI, 3, STI, O);
    O << "}, ";
    printAddrMode6Operand(MI, 4, STI, O);
    return;
    break;
  case ARM::VLD4d16_UPD:
  case ARM::VLD4d32_UPD:
  case ARM::VLD4d8_UPD:
  case ARM::VLD4q16_UPD:
  case ARM::VLD4q32_UPD:
  case ARM::VLD4q8_UPD:
    printOperand(MI, 3, STI, O);
    O << "}, ";
    printAddrMode6Operand(MI, 5, STI, O);
    printAddrMode6OffsetOperand(MI, 7, STI, O);
    return;
    break;
  case ARM::VMULLslsv2i32:
  case ARM::VMULLslsv4i16:
  case ARM::VMULLsluv2i32:
  case ARM::VMULLsluv4i16:
  case ARM::VMULslfd:
  case ARM::VMULslfq:
  case ARM::VMULslhd:
  case ARM::VMULslhq:
  case ARM::VMULslv2i32:
  case ARM::VMULslv4i16:
  case ARM::VMULslv4i32:
  case ARM::VMULslv8i16:
  case ARM::VQDMULHslv2i32:
  case ARM::VQDMULHslv4i16:
  case ARM::VQDMULHslv4i32:
  case ARM::VQDMULHslv8i16:
  case ARM::VQDMULLslv2i32:
  case ARM::VQDMULLslv4i16:
  case ARM::VQRDMULHslv2i32:
  case ARM::VQRDMULHslv4i16:
  case ARM::VQRDMULHslv4i32:
  case ARM::VQRDMULHslv8i16:
    return;
    break;
  case ARM::VST2LNd16:
  case ARM::VST2LNd32:
  case ARM::VST2LNd8:
  case ARM::VST2LNq16:
  case ARM::VST2LNq32:
    printNoHashImmediate(MI, 4, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  case ARM::VST2LNd16_UPD:
  case ARM::VST2LNd32_UPD:
  case ARM::VST2LNd8_UPD:
  case ARM::VST2LNq16_UPD:
  case ARM::VST2LNq32_UPD:
    printNoHashImmediate(MI, 6, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 1, STI, O);
    printAddrMode6OffsetOperand(MI, 3, STI, O);
    return;
    break;
  case ARM::VST3LNd16:
  case ARM::VST3LNd32:
  case ARM::VST3LNd8:
  case ARM::VST3LNq16:
  case ARM::VST3LNq32:
    printNoHashImmediate(MI, 5, STI, O);
    O << "], ";
    printOperand(MI, 4, STI, O);
    O << '[';
    printNoHashImmediate(MI, 5, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  case ARM::VST4LNd16:
  case ARM::VST4LNd32:
  case ARM::VST4LNd8:
  case ARM::VST4LNq16:
  case ARM::VST4LNq32:
    printNoHashImmediate(MI, 6, STI, O);
    O << "], ";
    printOperand(MI, 4, STI, O);
    O << '[';
    printNoHashImmediate(MI, 6, STI, O);
    O << "], ";
    printOperand(MI, 5, STI, O);
    O << '[';
    printNoHashImmediate(MI, 6, STI, O);
    O << "]}, ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  case ARM::VST4d16:
  case ARM::VST4d32:
  case ARM::VST4d8:
  case ARM::VST4q16:
  case ARM::VST4q32:
  case ARM::VST4q8:
    printOperand(MI, 5, STI, O);
    O << "}, ";
    printAddrMode6Operand(MI, 0, STI, O);
    return;
    break;
  }
}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *ARMInstPrinter::
getRegisterName(MCRegister Reg, unsigned AltIdx) {
  unsigned RegNo = Reg.id();
  assert(RegNo && RegNo < 297 && "Invalid register number!");


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsNoRegAltName[] = {
  /* 0 */ "D4_D6_D8_D10\000"
  /* 13 */ "D7_D8_D9_D10\000"
  /* 26 */ "Q7_Q8_Q9_Q10\000"
  /* 39 */ "d10\000"
  /* 43 */ "q10\000"
  /* 47 */ "r10\000"
  /* 51 */ "s10\000"
  /* 55 */ "D14_D16_D18_D20\000"
  /* 71 */ "D17_D18_D19_D20\000"
  /* 87 */ "d20\000"
  /* 91 */ "s20\000"
  /* 95 */ "D24_D26_D28_D30\000"
  /* 111 */ "D27_D28_D29_D30\000"
  /* 127 */ "d30\000"
  /* 131 */ "s30\000"
  /* 135 */ "d0\000"
  /* 138 */ "p0\000"
  /* 141 */ "q0\000"
  /* 144 */ "mvfr0\000"
  /* 150 */ "s0\000"
  /* 153 */ "D9_D10_D11\000"
  /* 164 */ "D5_D7_D9_D11\000"
  /* 177 */ "Q8_Q9_Q10_Q11\000"
  /* 191 */ "R10_R11\000"
  /* 199 */ "d11\000"
  /* 203 */ "q11\000"
  /* 207 */ "r11\000"
  /* 211 */ "s11\000"
  /* 215 */ "D19_D20_D21\000"
  /* 227 */ "D15_D17_D19_D21\000"
  /* 243 */ "d21\000"
  /* 247 */ "s21\000"
  /* 251 */ "D29_D30_D31\000"
  /* 263 */ "D25_D27_D29_D31\000"
  /* 279 */ "d31\000"
  /* 283 */ "s31\000"
  /* 287 */ "Q0_Q1\000"
  /* 293 */ "R0_R1\000"
  /* 299 */ "d1\000"
  /* 302 */ "q1\000"
  /* 305 */ "mvfr1\000"
  /* 311 */ "s1\000"
  /* 314 */ "D6_D8_D10_D12\000"
  /* 328 */ "D9_D10_D11_D12\000"
  /* 343 */ "Q9_Q10_Q11_Q12\000"
  /* 358 */ "d12\000"
  /* 362 */ "q12\000"
  /* 366 */ "r12\000"
  /* 370 */ "s12\000"
  /* 374 */ "D16_D18_D20_D22\000"
  /* 390 */ "D19_D20_D21_D22\000"
  /* 406 */ "d22\000"
  /* 410 */ "s22\000"
  /* 414 */ "D0_D2\000"
  /* 420 */ "D0_D1_D2\000"
  /* 429 */ "Q1_Q2\000"
  /* 435 */ "d2\000"
  /* 438 */ "q2\000"
  /* 441 */ "mvfr2\000"
  /* 447 */ "s2\000"
  /* 450 */ "fpinst2\000"
  /* 458 */ "D7_D9_D11_D13\000"
  /* 472 */ "D11_D12_D13\000"
  /* 484 */ "Q10_Q11_Q12_Q13\000"
  /* 500 */ "d13\000"
  /* 504 */ "q13\000"
  /* 508 */ "s13\000"
  /* 512 */ "D17_D19_D21_D23\000"
  /* 528 */ "D21_D22_D23\000"
  /* 540 */ "d23\000"
  /* 544 */ "s23\000"
  /* 548 */ "D1_D3\000"
  /* 554 */ "D1_D2_D3\000"
  /* 563 */ "Q0_Q1_Q2_Q3\000"
  /* 575 */ "R2_R3\000"
  /* 581 */ "d3\000"
  /* 584 */ "q3\000"
  /* 587 */ "r3\000"
  /* 590 */ "s3\000"
  /* 593 */ "D8_D10_D12_D14\000"
  /* 608 */ "D11_D12_D13_D14\000"
  /* 624 */ "Q11_Q12_Q13_Q14\000"
  /* 640 */ "d14\000"
  /* 644 */ "q14\000"
  /* 648 */ "s14\000"
  /* 652 */ "D18_D20_D22_D24\000"
  /* 668 */ "D21_D22_D23_D24\000"
  /* 684 */ "d24\000"
  /* 688 */ "s24\000"
  /* 692 */ "D0_D2_D4\000"
  /* 701 */ "D1_D2_D3_D4\000"
  /* 713 */ "Q1_Q2_Q3_Q4\000"
  /* 725 */ "d4\000"
  /* 728 */ "q4\000"
  /* 731 */ "r4\000"
  /* 734 */ "s4\000"
  /* 737 */ "D9_D11_D13_D15\000"
  /* 752 */ "D13_D14_D15\000"
  /* 764 */ "Q12_Q13_Q14_Q15\000"
  /* 780 */ "d15\000"
  /* 784 */ "q15\000"
  /* 788 */ "s15\000"
  /* 792 */ "D19_D21_D23_D25\000"
  /* 808 */ "D23_D24_D25\000"
  /* 820 */ "d25\000"
  /* 824 */ "s25\000"
  /* 828 */ "D1_D3_D5\000"
  /* 837 */ "D3_D4_D5\000"
  /* 846 */ "Q2_Q3_Q4_Q5\000"
  /* 858 */ "R4_R5\000"
  /* 864 */ "d5\000"
  /* 867 */ "q5\000"
  /* 870 */ "r5\000"
  /* 873 */ "s5\000"
  /* 876 */ "D10_D12_D14_D16\000"
  /* 892 */ "D13_D14_D15_D16\000"
  /* 908 */ "d16\000"
  /* 912 */ "s16\000"
  /* 916 */ "D20_D22_D24_D26\000"
  /* 932 */ "D23_D24_D25_D26\000"
  /* 948 */ "d26\000"
  /* 952 */ "s26\000"
  /* 956 */ "D0_D2_D4_D6\000"
  /* 968 */ "D3_D4_D5_D6\000"
  /* 980 */ "Q3_Q4_Q5_Q6\000"
  /* 992 */ "d6\000"
  /* 995 */ "q6\000"
  /* 998 */ "r6\000"
  /* 1001 */ "s6\000"
  /* 1004 */ "D11_D13_D15_D17\000"
  /* 1020 */ "D15_D16_D17\000"
  /* 1032 */ "d17\000"
  /* 1036 */ "s17\000"
  /* 1040 */ "D21_D23_D25_D27\000"
  /* 1056 */ "D25_D26_D27\000"
  /* 1068 */ "d27\000"
  /* 1072 */ "s27\000"
  /* 1076 */ "D1_D3_D5_D7\000"
  /* 1088 */ "D5_D6_D7\000"
  /* 1097 */ "Q4_Q5_Q6_Q7\000"
  /* 1109 */ "R6_R7\000"
  /* 1115 */ "d7\000"
  /* 1118 */ "q7\000"
  /* 1121 */ "r7\000"
  /* 1124 */ "s7\000"
  /* 1127 */ "D12_D14_D16_D18\000"
  /* 1143 */ "D15_D16_D17_D18\000"
  /* 1159 */ "d18\000"
  /* 1163 */ "s18\000"
  /* 1167 */ "D22_D24_D26_D28\000"
  /* 1183 */ "D25_D26_D27_D28\000"
  /* 1199 */ "d28\000"
  /* 1203 */ "s28\000"
  /* 1207 */ "D2_D4_D6_D8\000"
  /* 1219 */ "D5_D6_D7_D8\000"
  /* 1231 */ "Q5_Q6_Q7_Q8\000"
  /* 1243 */ "d8\000"
  /* 1246 */ "q8\000"
  /* 1249 */ "r8\000"
  /* 1252 */ "s8\000"
  /* 1255 */ "D13_D15_D17_D19\000"
  /* 1271 */ "D17_D18_D19\000"
  /* 1283 */ "d19\000"
  /* 1287 */ "s19\000"
  /* 1291 */ "D23_D25_D27_D29\000"
  /* 1307 */ "D27_D28_D29\000"
  /* 1319 */ "d29\000"
  /* 1323 */ "s29\000"
  /* 1327 */ "D3_D5_D7_D9\000"
  /* 1339 */ "D7_D8_D9\000"
  /* 1348 */ "Q6_Q7_Q8_Q9\000"
  /* 1360 */ "R8_R9\000"
  /* 1366 */ "d9\000"
  /* 1369 */ "q9\000"
  /* 1372 */ "r9\000"
  /* 1375 */ "s9\000"
  /* 1378 */ "R12_SP\000"
  /* 1385 */ "pc\000"
  /* 1388 */ "fpscr_nzcvqc\000"
  /* 1401 */ "fpexc\000"
  /* 1407 */ "fpsid\000"
  /* 1413 */ "ra_auth_code\000"
  /* 1426 */ "itstate\000"
  /* 1434 */ "fpscr_rm\000"
  /* 1443 */ "sp\000"
  /* 1446 */ "fpscr\000"
  /* 1452 */ "lr\000"
  /* 1455 */ "vpr\000"
  /* 1459 */ "apsr\000"
  /* 1464 */ "cpsr\000"
  /* 1469 */ "spsr\000"
  /* 1474 */ "zr\000"
  /* 1477 */ "fpcxtns\000"
  /* 1485 */ "fpcxts\000"
  /* 1492 */ "fpinst\000"
  /* 1499 */ "fpscr_nzcv\000"
  /* 1510 */ "apsr_nzcv\000"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetNoRegAltName[] = {
    1459, 1510, 1464, 1477, 1485, 1401, 1492, 1446, 1499, 1388, 1434, 1407, 1426, 1452, 
    1385, 1413, 1443, 1469, 1455, 1474, 135, 299, 435, 581, 725, 864, 992, 1115, 
    1243, 1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243, 
    406, 540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441, 
    138, 141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362, 
    504, 644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47, 
    207, 366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211, 
    370, 508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824, 
    952, 1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333, 
    6, 170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520, 
    660, 800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986, 
    1103, 1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097, 
    1231, 1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191, 
    1378, 420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612, 
    752, 896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187, 
    1307, 115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596, 
    740, 880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171, 
    1295, 99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876, 
    1004, 1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95, 
    263, 423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940, 
    1191, 119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932, 
    1183, 111, 
  };


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsRegNamesRaw[] = {
  /* 0 */ "r13\000"
  /* 4 */ "r14\000"
  /* 8 */ "r15\000"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint8_t RegAsmOffsetRegNamesRaw[] = {
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4, 
    8, 3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
    3, 3, 
  };

  switch(AltIdx) {
  default: llvm_unreachable("Invalid register alt name index!");
  case ARM::NoRegAltName:
    assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
  case ARM::RegNamesRaw:
    if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
      return getRegisterName(RegNo, ARM::NoRegAltName);
    return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
  }
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

bool ARMInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
  static const PatternsForOpcode OpToPatterns[] = {
    {ARM::DSB, 0, 3 },
    {ARM::HINT, 3, 9 },
    {ARM::MVE_VMLADAVas16, 12, 1 },
    {ARM::MVE_VMLADAVas32, 13, 1 },
    {ARM::MVE_VMLADAVas8, 14, 1 },
    {ARM::MVE_VMLADAVau16, 15, 1 },
    {ARM::MVE_VMLADAVau32, 16, 1 },
    {ARM::MVE_VMLADAVau8, 17, 1 },
    {ARM::MVE_VMLADAVs16, 18, 1 },
    {ARM::MVE_VMLADAVs32, 19, 1 },
    {ARM::MVE_VMLADAVs8, 20, 1 },
    {ARM::MVE_VMLADAVu16, 21, 1 },
    {ARM::MVE_VMLADAVu32, 22, 1 },
    {ARM::MVE_VMLADAVu8, 23, 1 },
    {ARM::MVE_VMLALDAVas16, 24, 1 },
    {ARM::MVE_VMLALDAVas32, 25, 1 },
    {ARM::MVE_VMLALDAVau16, 26, 1 },
    {ARM::MVE_VMLALDAVau32, 27, 1 },
    {ARM::MVE_VMLALDAVs16, 28, 1 },
    {ARM::MVE_VMLALDAVs32, 29, 1 },
    {ARM::MVE_VMLALDAVu16, 30, 1 },
    {ARM::MVE_VMLALDAVu32, 31, 1 },
    {ARM::MVE_VORR, 32, 1 },
    {ARM::MVE_VRMLALDAVHas32, 33, 1 },
    {ARM::MVE_VRMLALDAVHau32, 34, 1 },
    {ARM::MVE_VRMLALDAVHs32, 35, 1 },
    {ARM::MVE_VRMLALDAVHu32, 36, 1 },
    {ARM::VLLDM, 37, 1 },
    {ARM::VLSTM, 38, 1 },
    {ARM::t2CSINC, 39, 2 },
    {ARM::t2CSINV, 41, 2 },
    {ARM::t2CSNEG, 43, 1 },
    {ARM::t2DSB, 44, 3 },
    {ARM::t2HINT, 47, 13 },
    {ARM::t2SUBS_PC_LR, 60, 1 },
    {ARM::tHINT, 61, 6 },
  };

  static const AliasPattern Patterns[] = {
    // ARM::DSB - 0
    {0, 0, 1, 3 },
    {5, 3, 1, 3 },
    {11, 6, 1, 3 },
    // ARM::HINT - 3
    {15, 9, 3, 3 },
    {23, 12, 3, 3 },
    {33, 15, 3, 3 },
    {41, 18, 3, 3 },
    {49, 21, 3, 3 },
    {57, 24, 3, 3 },
    {66, 27, 3, 3 },
    {74, 30, 3, 3 },
    {83, 33, 3, 4 },
    // ARM::MVE_VMLADAVas16 - 12
    {94, 37, 7, 6 },
    // ARM::MVE_VMLADAVas32 - 13
    {120, 43, 7, 6 },
    // ARM::MVE_VMLADAVas8 - 14
    {146, 49, 7, 6 },
    // ARM::MVE_VMLADAVau16 - 15
    {171, 55, 7, 6 },
    // ARM::MVE_VMLADAVau32 - 16
    {197, 61, 7, 6 },
    // ARM::MVE_VMLADAVau8 - 17
    {223, 67, 7, 6 },
    // ARM::MVE_VMLADAVs16 - 18
    {248, 73, 6, 5 },
    // ARM::MVE_VMLADAVs32 - 19
    {273, 78, 6, 5 },
    // ARM::MVE_VMLADAVs8 - 20
    {298, 83, 6, 5 },
    // ARM::MVE_VMLADAVu16 - 21
    {322, 88, 6, 5 },
    // ARM::MVE_VMLADAVu32 - 22
    {347, 93, 6, 5 },
    // ARM::MVE_VMLADAVu8 - 23
    {372, 98, 6, 5 },
    // ARM::MVE_VMLALDAVas16 - 24
    {396, 103, 9, 8 },
    // ARM::MVE_VMLALDAVas32 - 25
    {427, 111, 9, 8 },
    // ARM::MVE_VMLALDAVau16 - 26
    {458, 119, 9, 8 },
    // ARM::MVE_VMLALDAVau32 - 27
    {489, 127, 9, 8 },
    // ARM::MVE_VMLALDAVs16 - 28
    {520, 135, 7, 6 },
    // ARM::MVE_VMLALDAVs32 - 29
    {550, 141, 7, 6 },
    // ARM::MVE_VMLALDAVu16 - 30
    {580, 147, 7, 6 },
    // ARM::MVE_VMLALDAVu32 - 31
    {610, 153, 7, 6 },
    // ARM::MVE_VORR - 32
    {640, 159, 7, 5 },
    // ARM::MVE_VRMLALDAVHas32 - 33
    {656, 164, 9, 8 },
    // ARM::MVE_VRMLALDAVHau32 - 34
    {689, 172, 9, 8 },
    // ARM::MVE_VRMLALDAVHs32 - 35
    {722, 180, 7, 6 },
    // ARM::MVE_VRMLALDAVHu32 - 36
    {754, 186, 7, 6 },
    // ARM::VLLDM - 37
    {786, 192, 4, 6 },
    // ARM::VLSTM - 38
    {799, 198, 4, 6 },
    // ARM::t2CSINC - 39
    {812, 204, 4, 4 },
    {826, 208, 4, 4 },
    // ARM::t2CSINV - 41
    {844, 212, 4, 4 },
    {859, 216, 4, 4 },
    // ARM::t2CSNEG - 43
    {877, 220, 4, 4 },
    // ARM::t2DSB - 44
    {0, 224, 3, 6 },
    {5, 230, 3, 6 },
    {895, 236, 3, 2 },
    // ARM::t2HINT - 47
    {903, 238, 3, 3 },
    {913, 241, 3, 3 },
    {925, 244, 3, 3 },
    {935, 247, 3, 3 },
    {945, 250, 3, 3 },
    {955, 253, 3, 4 },
    {966, 257, 3, 4 },
    {74, 261, 3, 3 },
    {976, 264, 3, 3 },
    {997, 267, 3, 3 },
    {1005, 270, 3, 3 },
    {1023, 273, 3, 3 },
    {83, 276, 3, 5 },
    // ARM::t2SUBS_PC_LR - 60
    {1041, 281, 3, 4 },
    // ARM::tHINT - 61
    {15, 285, 3, 3 },
    {23, 288, 3, 3 },
    {33, 291, 3, 3 },
    {41, 294, 3, 3 },
    {49, 297, 3, 3 },
    {57, 300, 3, 4 },
  };

  static const AliasPatternCond Conds[] = {
    // (DSB 0) - 0
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureDB},
    // (DSB 4) - 3
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureDB},
    // (DSB 12) - 6
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureDFB},
    // (HINT 0, pred:$p) - 9
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6KOps},
    // (HINT 1, pred:$p) - 12
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6KOps},
    // (HINT 2, pred:$p) - 15
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6KOps},
    // (HINT 3, pred:$p) - 18
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6KOps},
    // (HINT 4, pred:$p) - 21
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6KOps},
    // (HINT 5, pred:$p) - 24
    {AliasPatternCond::K_Imm, uint32_t(5)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV8Ops},
    // (HINT 16, pred:$p) - 27
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureRAS},
    // (HINT 20, pred:$p) - 30
    {AliasPatternCond::K_Imm, uint32_t(20)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6KOps},
    // (HINT 22, pred:$p) - 33
    {AliasPatternCond::K_Imm, uint32_t(22)},
    {AliasPatternCond::K_NegFeature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV8Ops},
    {AliasPatternCond::K_Feature, ARM::FeatureCLRBHB},
    // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
    {AliasPatternCond::K_RegClass, ARM::tGPREvenRegClassID},
    {AliasPatternCond::K_RegClass, ARM::tGPROddRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::MQPRRegClassID},
    {AliasPatternCond::K_Feature, ARM::HasMVEIntegerOps},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    // (VLLDM GPRnopc:$Rn, pred:$p, 0) - 192
    {AliasPatternCond::K_RegClass, ARM::GPRnopcRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, ARM::HasV8MMainlineOps},
    {AliasPatternCond::K_Feature, ARM::Feature8MSecExt},
    // (VLSTM GPRnopc:$Rn, pred:$p, 0) - 198
    {AliasPatternCond::K_RegClass, ARM::GPRnopcRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, ARM::HasV8MMainlineOps},
    {AliasPatternCond::K_Feature, ARM::Feature8MSecExt},
    // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 204
    {AliasPatternCond::K_RegClass, ARM::rGPRRegClassID},
    {AliasPatternCond::K_Reg, ARM::ZR},
    {AliasPatternCond::K_Reg, ARM::ZR},
    {AliasPatternCond::K_Feature, ARM::HasV8_1MMainlineOps},
    // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
    {AliasPatternCond::K_RegClass, ARM::rGPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::GPRwithZRnospRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, ARM::HasV8_1MMainlineOps},
    // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 212
    {AliasPatternCond::K_RegClass, ARM::rGPRRegClassID},
    {AliasPatternCond::K_Reg, ARM::ZR},
    {AliasPatternCond::K_Reg, ARM::ZR},
    {AliasPatternCond::K_Feature, ARM::HasV8_1MMainlineOps},
    // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 216
    {AliasPatternCond::K_RegClass, ARM::rGPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::GPRwithZRnospRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, ARM::HasV8_1MMainlineOps},
    // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 220
    {AliasPatternCond::K_RegClass, ARM::rGPRRegClassID},
    {AliasPatternCond::K_RegClass, ARM::GPRwithZRnospRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, ARM::HasV8_1MMainlineOps},
    // (t2DSB 0, (pred 14, zero_reg)) - 224
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Reg, ARM::NoRegister},
    {AliasPatternCond::K_Feature, ARM::FeatureDB},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2DSB 4, (pred 14, zero_reg)) - 230
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Reg, ARM::NoRegister},
    {AliasPatternCond::K_Feature, ARM::FeatureDB},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2DSB 12, pred:$p) - 236
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, ARM::FeatureDFB},
    // (t2HINT 0, pred:$p) - 238
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 1, pred:$p) - 241
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 2, pred:$p) - 244
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 3, pred:$p) - 247
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 4, pred:$p) - 250
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 5, pred:$p) - 253
    {AliasPatternCond::K_Imm, uint32_t(5)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    {AliasPatternCond::K_Feature, ARM::HasV8Ops},
    // (t2HINT 16, pred:$p) - 257
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    {AliasPatternCond::K_Feature, ARM::FeatureRAS},
    // (t2HINT 20, pred:$p) - 261
    {AliasPatternCond::K_Imm, uint32_t(20)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 13, pred:$p) - 264
    {AliasPatternCond::K_Imm, uint32_t(13)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 15, pred:$p) - 267
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 29, pred:$p) - 270
    {AliasPatternCond::K_Imm, uint32_t(29)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 45, pred:$p) - 273
    {AliasPatternCond::K_Imm, uint32_t(45)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    // (t2HINT 22, pred:$p) - 276
    {AliasPatternCond::K_Imm, uint32_t(22)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    {AliasPatternCond::K_Feature, ARM::HasV8Ops},
    {AliasPatternCond::K_Feature, ARM::FeatureCLRBHB},
    // (t2SUBS_PC_LR 0, pred:$p) - 281
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    {AliasPatternCond::K_Feature, ARM::FeatureVirtualization},
    // (tHINT 0, pred:$p) - 285
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6MOps},
    // (tHINT 1, pred:$p) - 288
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6MOps},
    // (tHINT 2, pred:$p) - 291
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6MOps},
    // (tHINT 3, pred:$p) - 294
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6MOps},
    // (tHINT 4, pred:$p) - 297
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::HasV6MOps},
    // (tHINT 5, pred:$p) - 300
    {AliasPatternCond::K_Imm, uint32_t(5)},
    {AliasPatternCond::K_Feature, ARM::ModeThumb},
    {AliasPatternCond::K_Feature, ARM::FeatureThumb2},
    {AliasPatternCond::K_Feature, ARM::HasV8Ops},
  };

  static const char AsmStrings[] =
    /* 0 */ "ssbb\0"
    /* 5 */ "pssbb\0"
    /* 11 */ "dfb\0"
    /* 15 */ "nop$\xFF\x02\x01\0"
    /* 23 */ "yield$\xFF\x02\x01\0"
    /* 33 */ "wfe$\xFF\x02\x01\0"
    /* 41 */ "wfi$\xFF\x02\x01\0"
    /* 49 */ "sev$\xFF\x02\x01\0"
    /* 57 */ "sevl$\xFF\x02\x01\0"
    /* 66 */ "esb$\xFF\x02\x01\0"
    /* 74 */ "csdb$\xFF\x02\x01\0"
    /* 83 */ "clrbhb$\xFF\x02\x01\0"
    /* 94 */ "vmlava$\xFF\x05\x02.s16	$\x01, $\x03, $\x04\0"
    /* 120 */ "vmlava$\xFF\x05\x02.s32	$\x01, $\x03, $\x04\0"
    /* 146 */ "vmlava$\xFF\x05\x02.s8	$\x01, $\x03, $\x04\0"
    /* 171 */ "vmlava$\xFF\x05\x02.u16	$\x01, $\x03, $\x04\0"
    /* 197 */ "vmlava$\xFF\x05\x02.u32	$\x01, $\x03, $\x04\0"
    /* 223 */ "vmlava$\xFF\x05\x02.u8	$\x01, $\x03, $\x04\0"
    /* 248 */ "vmlav$\xFF\x04\x02.s16	$\x01, $\x02, $\x03\0"
    /* 273 */ "vmlav$\xFF\x04\x02.s32	$\x01, $\x02, $\x03\0"
    /* 298 */ "vmlav$\xFF\x04\x02.s8	$\x01, $\x02, $\x03\0"
    /* 322 */ "vmlav$\xFF\x04\x02.u16	$\x01, $\x02, $\x03\0"
    /* 347 */ "vmlav$\xFF\x04\x02.u32	$\x01, $\x02, $\x03\0"
    /* 372 */ "vmlav$\xFF\x04\x02.u8	$\x01, $\x02, $\x03\0"
    /* 396 */ "vmlalva$\xFF\x07\x02.s16	$\x01, $\x02, $\x05, $\x06\0"
    /* 427 */ "vmlalva$\xFF\x07\x02.s32	$\x01, $\x02, $\x05, $\x06\0"
    /* 458 */ "vmlalva$\xFF\x07\x02.u16	$\x01, $\x02, $\x05, $\x06\0"
    /* 489 */ "vmlalva$\xFF\x07\x02.u32	$\x01, $\x02, $\x05, $\x06\0"
    /* 520 */ "vmlalv$\xFF\x05\x02.s16	$\x01, $\x02, $\x03, $\x04\0"
    /* 550 */ "vmlalv$\xFF\x05\x02.s32	$\x01, $\x02, $\x03, $\x04\0"
    /* 580 */ "vmlalv$\xFF\x05\x02.u16	$\x01, $\x02, $\x03, $\x04\0"
    /* 610 */ "vmlalv$\xFF\x05\x02.u32	$\x01, $\x02, $\x03, $\x04\0"
    /* 640 */ "vmov$\xFF\x04\x02	$\x01, $\x02\0"
    /* 656 */ "vrmlalvha$\xFF\x07\x02.s32	$\x01, $\x02, $\x05, $\x06\0"
    /* 689 */ "vrmlalvha$\xFF\x07\x02.u32	$\x01, $\x02, $\x05, $\x06\0"
    /* 722 */ "vrmlalvh$\xFF\x05\x02.s32	$\x01, $\x02, $\x03, $\x04\0"
    /* 754 */ "vrmlalvh$\xFF\x05\x02.u32	$\x01, $\x02, $\x03, $\x04\0"
    /* 786 */ "vlldm$\xFF\x02\x01	$\x01\0"
    /* 799 */ "vlstm$\xFF\x02\x01	$\x01\0"
    /* 812 */ "cset	$\x01, $\xFF\x04\x03\0"
    /* 826 */ "cinc	$\x01, $\x02, $\xFF\x04\x03\0"
    /* 844 */ "csetm	$\x01, $\xFF\x04\x03\0"
    /* 859 */ "cinv	$\x01, $\x02, $\xFF\x04\x03\0"
    /* 877 */ "cneg	$\x01, $\x02, $\xFF\x04\x03\0"
    /* 895 */ "dfb$\xFF\x02\x01\0"
    /* 903 */ "nop$\xFF\x02\x01.w\0"
    /* 913 */ "yield$\xFF\x02\x01.w\0"
    /* 925 */ "wfe$\xFF\x02\x01.w\0"
    /* 935 */ "wfi$\xFF\x02\x01.w\0"
    /* 945 */ "sev$\xFF\x02\x01.w\0"
    /* 955 */ "sevl$\xFF\x02\x01.w\0"
    /* 966 */ "esb$\xFF\x02\x01.w\0"
    /* 976 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
    /* 997 */ "bti$\xFF\x02\x01\0"
    /* 1005 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
    /* 1023 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
    /* 1041 */ "eret$\xFF\x02\x01\0"
  ;

#ifndef NDEBUG
  static struct SortCheck {
    SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
      assert(std::is_sorted(
                 OpToPatterns.begin(), OpToPatterns.end(),
                 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
                   return L.Opcode < R.Opcode;
                 }) &&
             "tablegen failed to sort opcode patterns");
    }
  } sortCheckVar(OpToPatterns);
#endif

  AliasMatchingData M {
    ArrayRef(OpToPatterns),
    ArrayRef(Patterns),
    ArrayRef(Conds),
    StringRef(AsmStrings, std::size(AsmStrings)),
    nullptr,
  };
  const char *AsmString = matchAliasPatterns(MI, &STI, M);
  if (!AsmString) return false;

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void ARMInstPrinter::printCustomAliasOperand(
         const MCInst *MI, uint64_t Address, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printPredicateOperand(MI, OpIdx, STI, OS);
    break;
  case 1:
    printVPTPredicateOperand(MI, OpIdx, STI, OS);
    break;
  case 2:
    printMandatoryInvertedPredicateOperand(MI, OpIdx, STI, OS);
    break;
  }
}

#endif // PRINT_ALIAS_INSTR
